用于对TDC计时通道进行延迟校准的校准系统及雷达的制作方法

本发明涉及雷达，尤其涉及一种用于对tdc计时通道进行延迟校准的校准系统及雷达。

背景技术：

1、激光雷达是车辆实现自动驾驶不可或缺的重要传感器。目前车上的激光雷达，绝大部分采用的都是tof(time of flight，飞行时间)技术路线，即d＝c*t。d为测量的距离，c为光速3*108米/s。因此t的测量准确性直接影响了距离的测量精度。一般测量距离的方法有高速adc(analog to digital conver，模数转换器)，高速adc在fpga(field-programmable gate array，现场可编程门阵列)中采用进位链计时。又因为进位链计时精度高，成本低，不占用体积等一系列优势，使各大激光雷达厂家均采用此方式进行计时。

2、由于激光雷达完成一次测量需要多条进位链同时进行工作，而信号在fpga内部的走线不同，所以即使同一信号在不同进位链中传输，最终测量得到的时间也可能会不相同，这直接影响了雷达的测距精度。

技术实现思路

1、有鉴于此，本发明提供了一种用于对tdc计时通道进行延迟校准的校准系统及雷达，能够解决因信号在fpga芯片内部走线不同而导致的雷达精度低下的问题。

2、第一方面，本发明实施例提供了一种用于对tdc计时通道进行延迟校准的校准系统，包括：时钟发生器、tdc计时模块和校准模块，所述tdc计时模块包括多条进位链计时通道；

3、所述时钟发生器与多条进位链计时通道连接；

4、所述时钟发生器用于产生周期性信号，并将所述周期性信号发送至各个进位链计时通道；

5、各个进位链计时通道分别用于对所述周期性信号进行跳变沿监测，并将监测得到的跳变沿触发时刻发送至校准模块；

6、所述校准模块用于分别对两两进位链计时通道获得的同一周期性信号的跳变沿触发时刻作差，得到两两进位链计时通道间的延迟时间；所述延迟时间用于在计算任两个进位链计时通道输出的时间的时间差时，对该两个进位链计时通道输出的时间差进行校准。

7、在一个可能的实施方式中，所述校准系统包括测试焊盘、第一输入引脚和第二输入引脚；

8、所述测试焊盘与所述时钟发生器连接，且通过第一连接线与所述第一输入引脚连接，通过第二连接线与所述第二输入引脚连接；所述第一输入引脚与至少一个进位链计时通道连接，所述第二输入引脚与至少一个进位链计时通道连接；且所述第一输入引脚连接的进位链计时通道与所述第二输入引脚连接的进位链计时通道不重合；

9、所述第一连接线与所述第二连接线的长度相等。

10、在一个可能的实施方式中，所述校准系统还包括第一电阻和第二电阻；

11、所述第一电阻串联在所述第一连接线上，所述第二电阻串联在所述第二连接线上。

12、在一个可能的实施方式中，所述时钟发生器与所述测试焊盘间通过同轴线束连接。

13、在一个可能的实施方式中，所述校准系统还包括第一输入引脚和lut查找表；

14、所述lut查找表输入端的第一引脚与所述时钟发生器的输出端连接，所述lut查找表输入端的第二引脚与所述第一输入引脚连接；所述lut查找表的输出端分别与各个进位链计时通道连接；所述第一引脚为所述lut查找表输入端的任一引脚，所述第二引脚为所述lut查找表输入端除所述第一引脚外的任一引脚；

15、所述校准模块用于在计算从所述第一输入引脚输入的输入信号在两个跳变沿触发时刻的时间差时，基于lut查找表确定所述输入信号对应的两个进位链计时通道，并采用所述输入信号对应的两个进位链计时通道间的延迟时间，对所述输入信号在两个跳变沿触发时刻的时间差进行校准。

16、在一个可能的实施方式中，所述时钟发生器为混合模式时钟管理器。

17、在一个可能的实施方式中，所述时钟发生器为锁相环。

18、在一个可能的实施方式中，所述校准模块具体用于：

19、针对任两个进位链计时通道，计算该两个进位链计时通道获得的同一周期性信号的跳变沿触发时刻的差值，得到该两个进位链计时通道在多个跳变沿触发时刻的时间差；

20、基于该两个进位链计时通道的多个跳变沿触发时刻的时间差，得到该两个进位链计时通道间的延迟时间。

21、在一个可能的实施方式中，所述校准模块具体用于：

22、针对任两个进位链计时通道，从该两个进位链计时通道的多个跳变沿触发时刻的时间差中去除最大值和最小值，并基于去除最大值和最小值后的该两个进位链计时通道的跳变沿触发时刻的时间差，得到该两个进位链计时通道间的延迟时间。

23、第二方面，本发明实施例提供了一种雷达，其包括如上第一方面任一种可能的实施方式所述的用于对tdc计时通道进行延迟校准的校准系统。

24、本发明实施例与现有技术相比存在的有益效果是：

25、本发明实施例提供的校准系统，通过时钟发生器向各个进位链计时通道发送周期性信号，使各个进位链计时通道分别对同一周期性信号进行跳变沿监测，通过校准模块分别对两两进位链计时通道获得的同一周期性信号的跳变沿触发时刻作差，得到两两进位链计时通道间的延迟时间；从而在计算任两个进位链计时通道输出的时间的时间差时，基于延迟时间对该两个进位链计时通道输出的时间差进行校准，提高进位链计时通道输出的时间差的准确性，进而提高雷达监测精度。

技术特征：

1.一种用于对tdc计时通道进行延迟校准的校准系统，其特征在于，包括：时钟发生器、tdc计时模块和校准模块，所述tdc计时模块包括多条进位链计时通道；

2.根据权利要求1所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述校准系统包括测试焊盘、第一输入引脚和第二输入引脚；

3.根据权利要求2所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述校准系统还包括第一电阻和第二电阻；

4.根据权利要求2所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述时钟发生器与所述测试焊盘间通过同轴线束连接。

5.根据权利要求1所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述校准系统还包括第一输入引脚和lut查找表；

6.根据权利要求5所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述时钟发生器为混合模式时钟管理器。

7.根据权利要求5所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述时钟发生器为锁相环。

8.根据权利要求1至7任一项所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述校准模块具体用于：

9.根据权利要求8所述的用于对tdc计时通道进行延迟校准的校准系统，其特征在于，所述校准模块具体用于：

10.一种雷达，其特征在于，包括如权利要求1至9任一项所述的用于对tdc计时通道进行延迟校准的校准系统。

技术总结
本发明提供了一种用于对TDC计时通道进行延迟校准的校准系统及雷达，该校准系统通过时钟发生器向各个进位链计时通道发送周期性信号，使各个进位链计时通道分别对同一周期性信号进行跳变沿监测，通过校准模块分别对两两进位链计时通道获得的同一周期性信号的跳变沿触发时刻作差，得到两两进位链计时通道间的延迟时间；从而在计算任两个进位链计时通道输出的时间的时间差时，基于延迟时间对该两个进位链计时通道输出的时间差进行校准，提高进位链计时通道输出的时间差的准确性，进而提高雷达监测精度。

技术研发人员：韩晨阳,周泰宇,李帅,王悦宁,任玉松,姜登登,曹云鹏,秦屹
受保护的技术使用者：森思泰克河北科技有限公司
技术研发日：
技术公布日：2024/1/12