一种多芯片封装的老化测试方法和老化测试电路与流程

本发明实施例涉及芯片老化测试技术，尤其涉及一种多芯片封装的老化测试方法和老化测试电路。

背景技术：

1、芯片作为智能设备如手机的重要组成部分，其寿命是影响自身以及其所在产品性能的重要因素。为保证芯片及其所在产品的性能，需对芯片进行老化测试。对于芯片的一种常见形式如多芯片封装，为保证封装性能，需对多芯片封装进行老化测试。

2、目前，现有的多芯片封装的老化测试，通常是采用jtag协议进行老化测试，这种测试方式存在测试向量深度以及测试时间较长的问题，并且需要耗费较高的外部存储资源。

技术实现思路

1、本发明实施例提供一种多芯片封装的老化测试方法和老化测试电路，以降低外部存储资源的消耗。

2、本发明实施例提供了一种多芯片封装的老化测试方法，包括：

3、接收控制指令；

4、根据控制指令，生成伪随机序列；

5、将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；

6、当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。

7、可选的，多芯片封装包括第一组芯片和第二组芯片；

8、控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试，包括：

9、控制伪随机序列由第一组芯片传输至第二组芯片，并控制伪随机序列由第二组芯片传输至第一组芯片；

10、接收第一组芯片反馈的测试结果和第二组芯片反馈的测试结果，根据各组芯片反馈的测试结果确定多芯片封装的老化程度。

11、可选的，根据各组芯片反馈的测试结果确定多芯片封装的老化程度，包括：

12、若存在至少一组芯片反馈的测试结果有误且错误率达到预设阈值，则确定多芯片封装存在老化趋势；

13、若各组芯片反馈的测试结果均正常，则确定多芯片封装正常。

14、可选的，接收各芯片反馈的测试结果之前，包括：

15、控制伪随机序列在各芯片内部传输预设时间。

16、可选的，测试结果包括二进制数据序列，伪随机序列为二进制数据序列；

17、接收各芯片反馈的测试结果之后，包括：

18、若测试结果中的二进制数据序列为伪随机序列对应的二进制数据序列的翻转后的序列，则确定测试结果无误。

19、可选的，接收各芯片反馈的测试结果之后，包括：

20、若存在至少一个芯片反馈的测试结果有误，则发出提示信息，以进一步测试芯片是否为废片。

21、可选的，伪随机序列包括有注错逻辑的伪随机序列。

22、第二方面，本发明实施例提供了一种多芯片封装的老化测试电路，包括：伪随机序列发生器、伪随机序列接收器和控制器；伪随机序列生成器和伪随机序列接收器均与控制器电连接，老化测试电路用于执行如第一方面所述的老化测试方法。

23、可选的，多芯片封装的老化测试电路集成在多芯片封装中。

24、可选的，多芯片封装的内部包括第一组芯片和第二组芯片，第一组芯片对应伪随机序列发生器，第二组芯片对应伪随机序列接收器。

25、本发明实施例提供的多芯片封装的老化测试方法和老化测试电路，老化测试方法包括：接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。本发明实施例提供的多芯片封装的老化测试方法和老化测试电路，通过将生成的伪随机序列传输至多芯片封装中的各芯片内部，以及控制伪随机序列在各芯片之间进行传输，即可实现对多芯片封装的老化测试，无需消耗较高的外部存储资源，从而降低外部存储资源的消耗。

技术特征：

1.一种多芯片封装的老化测试方法，其特征在于，包括：

2.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述多芯片封装包括第一组芯片和第二组芯片；

3.根据权利要求2所述的多芯片封装的老化测试方法，其特征在于，所述根据各组芯片反馈的测试结果确定所述多芯片封装的老化程度，包括：

4.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述接收所述各芯片反馈的测试结果之前，包括：

5.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述测试结果包括二进制数据序列，所述伪随机序列为二进制数据序列；

6.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述接收所述各芯片反馈的测试结果之后，包括：

7.根据权利要求1所述的多芯片封装的老化测试方法，其特征在于，所述伪随机序列包括有注错逻辑的伪随机序列。

8.一种多芯片封装的老化测试电路，其特征在于，包括：伪随机序列发生器、伪随机序列接收器和控制器；所述伪随机序列生成器和所述伪随机序列接收器均与所述控制器电连接，所述老化测试电路用于执行如权利要求1-7任一所述的老化测试方法。

9.根据权利要求8所述的多芯片封装的老化测试电路，其特征在于，所述多芯片封装的老化测试电路集成在所述多芯片封装中。

10.根据权利要求8所述的多芯片封装的老化测试电路，其特征在于，所述多芯片封装的内部包括第一组芯片和第二组芯片，所述第一组芯片对应所述伪随机序列发生器，所述第二组芯片对应所述伪随机序列接收器。

技术总结
本发明实施例公开了一种多芯片封装的老化测试方法和老化测试电路。多芯片封装的老化测试方法包括：接收控制指令；根据控制指令，生成伪随机序列；将伪随机序列传输至多芯片封装中的各芯片内部，并接收各芯片反馈的测试结果；当测试结果无误时，控制伪随机序列在各芯片之间进行传输，以对多芯片封装进行老化测试。本发明实施例提供的多芯片封装的老化测试方法和老化测试电路，能够降低外部存储资源的消耗。

技术研发人员：孙健,马海英,张亚林
受保护的技术使用者：北京燧原智能科技有限公司
技术研发日：
技术公布日：2024/1/15