专利名称：脉冲信号周期测量卡的制作方法
技术领域：
本实用新型涉及在微型计算机上实现的脉冲信号周期测量卡。
目前，测量周期性脉冲信号的周期一般采用频率计和工控机。用频率计测量脉冲信号的周期，测量结果是由人从数字显示器上读取记下的，实时性差；用工控机测量脉冲信号周期，由于工控机运行的是固化在ROM中的程序，应用在生产科研上不灵活，而且多使用INTEL 8253芯片作计数器，其上限工作频率为5MHz，是16位二进制计数器，测量结果精度不高。
本实用新型的目的在于避免上述现有技术中的不足，而提供一种实时性强和精度高的脉冲信号周期测量卡，使用方便。
本实用新型的目的可以通过以下技术方案来达到脉冲信号周期的测量是在两次脉冲之间，对一已知、精确、稳定的时钟脉冲计数，所得计数值乘以时钟信号的周期即为脉冲信号周期。包括以下电路一个总线驱动器U1连接在计算机数据总线D0—D7上；锁存器(U3—U6)组成的可存放测量结果的锁存电路；计数器(U9-U12)组成的对时钟脉冲信号计数的计数电路；与非门U17、译码器U22、计数器U23、触发器U28及倒相器U16组成的控制计数器工作状态的计数器辅助电路；数据选择器U19、与非门U7、译码器U14及或非门U13组成的完成主机CPU与测量卡之间数据交换的地址译码电路；数据选择器U20、计数器(U25，U26)组成的可对被测脉冲信号先分频再计数的分频电路；驱动器U8、触发器(U21，U29)组成的反映测量卡工作状态的状态寄存电路；锁存器U2、驱动门U15、倒相器U16组成的对脉冲信号输入、分频及中断进行控制的控制寄存电路。
本实用新型较之上述现有技术具有如下效果由于该测量卡是在普及面广泛的微型计算机上实现的，测量结果直接通过程序计算出脉冲信号周期，具有测量结果误差小，实时性强的特点，而且测量卡应用不受限制；由于测量卡的时钟频率上限为40MHz，32位二进制计数器，而且可对被测量信号进行分频，具有测量结果精度高的优点。
图1是本实用新型的电路结构图；图2是本实用新型对应的安装程序框图；图3是本实用新型对应的中断服务程序框图。
以下结合附图将对本实用新型作进一步说明如图2所示，在DOS提示符下键入程序名并给出各项参数，参数包括(1)测量结果数据在屏幕上显示的位置和颜色；(2)把测量结果换算为任意时间单位的石英晶体修正参数；(3)当测量卡上数据有效时，决定测量卡将向主机发出一次中断请求的中断向量参数；(4)与测量卡交换数据的IO地址参数；(5)分频次数及分频的上下限参数；给出参数之后按回车键，即开始运行安装程序，如果是机器启动后第一次运行该程序，则保存原中断入口和设置新的中断入口，使得当测量卡发出中断请求时，中断正在执行的程序，运行该安装程序提供的已驻留在内存中的中断服务程序，为测量卡上的状态寄存器赋初值，计算需驻留内存的长度，使得程序驻留内存之中；如果是开机后再次运行该安装程序，仅把新的参数传递给已驻留的程序，至此安装程序结束。
如图3所示，当测量卡完成一次计数，向主机发出一次中断请求，CPU停止正在执行的程序，接受中断请求转入中断服务程序，检查在用标志，如果在用标志被设置则退出中断服务程序；如果在用标志没被设置则设置在用标志，开放中断，保留现场，从IO端口分四次读出内存中的32位计数值，把计数值换算成时间单位或频率单位，换算方式如下时钟周期(s)＝1/时钟频率(Hz)脉冲信号周期(s)＝计数值n×时钟周期(s)把测量结果换算成十进制浮点数，可在屏幕的指定的位置和要求的颜色显示测量结果，同时将测量结果存于内存中的指定的位置，供用户使用，如果用户需要修改分频次数可以随时修改，去掉在用标志，返回中断口。
如图1所示，一个总线驱动器U1连接在计算机数据总线D0-D7上，其脚1连接数据选择器U19脚7；由锁存器(U3—U6)组成的可存放测量结果的锁存电路，其锁存器(U3-U6)脚(9，6，5，2，12，15，16，19)均与总线驱动器U1脚(18，17，16，15，14，13，12，11)对应连接，锁存器(U3—U6)脚1、脚11、脚(8，7，4，3，13，14，17，18)与译码器U14脚(15，14，13，12)、倒相器U16脚8、计数器(U9—U12)脚(3，4，5，6，11，10，9，8)对应连接；由计数器(U9—U12)组成的对时钟脉冲信号计数的计数电路，计数器(U9-U12)脚(6，13)自行连接外，计数器(U9-U12)脚1对应连接与非门U17脚8、脚6、计数器(U10，U11)脚8，计数器(U9—U12)脚(2，12)连接后分组(U9—U10、U11—U12)再与倒相器U16脚10、脚12对应连接；由与非门U17、译码器U22、计数器U23、触发器U28及倒相器U16组成的控制计数器工作状态的计数器辅助电路，其触发器U28脚3、脚11、脚8、脚(1，9)与倒相器U27脚10、数据选择器U20脚6、与非门U17脚9、脚13对应连接；与非门U17脚(1，2)、脚(10，12)、脚11与计数器U9脚8、触发器U29脚9、计数器U23脚13对应连接；计数器U23脚(6，3，4，5)与倒相器U27脚11及译码器U22脚6、脚(1，2，3)对应连接；倒相器U16脚(11，13)、脚9、脚6与触发器U29脚2及译码器U22脚10、脚11、驱动门U15脚10对应连接；由数据选择器U19、与非门U7、译码器U14及或非门U13组成的完成主机CPU与测量卡之间数据交换的地址译码电路，其数据选择器U19脚(2，14，4)与或非门U13脚5及译码器U14脚6、脚5及与非门U7脚6、驱动门U15脚3及译码器U14脚4对应连接；与非门U7脚(5，4，1，2)、或非门U13脚(12，13，2)及译码器U14脚(3，2，1)对应与计算机扩展槽地址线(a22，a23，a26，a27，a24，a25，a28，a29，a30，a31)相接触；由数据选择器U20、计数器(U25，U26)组成的可对被测脉冲信号先分频再计数的分频电路，其数据选择器U20脚(11，10，9)与锁存器U2脚(9，6，5)及驱动器U8脚(2，4，6)对应连接外，其脚(3，14，13，1，12，15，2)与计数器U25脚(7，5)、脚(3，4)、脚(12，13)、计数器U26脚(7，15)、脚(12，13)、脚9、脚1及计数器U25脚9对应连接；由驱动器U8、触发器(U21，U29)组成的反映测量卡工作状态的状态寄存电路，触发器U29脚3、脚5与倒相器U27脚8、驱动器U8脚13对应连接；触发器U21脚(1，13)、脚(3，11)、脚(5，12)、脚9与触发器U29脚1及倒相器U27脚12、与非门U17脚4及译码器U22脚7、驱动门U15脚5及驱动器U8脚11、脚15对应连接；驱动器U8脚(1，19)接到译码器U14脚11外，其脚(18，16，14，12，3，5，7，9)与总线驱动器U1脚(18，17，16，15，14，13，12，11)对应连接；由锁存器U2、驱动门U15、倒相器U16组成的对脉冲信号输入、分频及中断进行控制的控制寄存电路，锁存器U2脚(8，7，4，3，13，14，17，18)与总线驱动器U1脚(18，17，16，15，14，13，12，11)对应连接外，其脚11、脚1、脚16、脚2与数据选择器U19脚9、与非门U7脚8、驱动门U15脚9、脚4及驱动器U8脚8对应连接；驱动门U15脚(8，11)与数据选择器U20脚4及计数器U25脚1连接；倒相器U16脚5与驱动门U15脚13并联后接到驱动器U8脚17和锁存器U2脚12上；上述的驱动器U1脚19、数据选择器U19脚(1，10，11，13)、或非门U13脚1、计数器U23脚(2，12)、译码器U22脚(4，5)、计数器(U25，U26)脚(2，14)、数据选择器U20脚7均接地；数据选择器U19脚(3，5，6，12)、与非门U7脚(10，12，13)、驱动门U15脚1、触发器U21脚(2，4，10)、触发器U29脚(4，10，13)、触发器U28脚(2，4，10，12)均接高电平；与非门U17脚(3，5)、倒相器U27脚(2，13)、触发器U29脚(8，12)、触发器U28脚(6，13)、计数器U23脚(1，8)均自行连接；触发器U29脚11接石英晶体振荡器OSC；或非门U13脚3接地址允许线-AEN；倒相器U16脚1接脉冲信号源INPUT；与非门U7脚7接计算机复位线RESET；数据选择器U19脚15接外部设备写允许线-IOW；驱动器U15脚2接外部设备读允许线-IOR；其中石英晶体振荡器的频率上限是40MHz；高电平是电压+5伏特；驱动器(U1，U8)、锁存器(U2—U6)、与非门(U7，U17)、计数器(U9—U12，U23，U25，U26)、或非门U13、译码器(U14，U22)、驱动门U15、倒相器(U16，U27)、数据选择器(U19，U20)、触发器(U21，U28，U29)均是74LS系列的TTL集成电路芯片。
当每次被测脉冲信号输入后，经过倒相器U16倒相，当被测脉冲信号频率很低时，由跳线开关SW2选择信号的触发极性，信号经驱动门U15加到分频电路的计数器(U25，U26)上，产生1，10，100，1000，10000，2，20，2000分频的八档信号，数据选择器U20在锁存器U2的控制下，选择其中一个频次信号，锁存器U2的低三位对应如下的分频次数第2位 第1位 第0位频次
0 0 0 10 0 1 100 1 0 1000 1 110001 0 0 100001 0 1 21 1 0 201 1 12000分频次数已由如图2所示的安装程序赋初值。信号经驱动门U15在锁存器U2的第四位控制下(当赋值为0时禁止被测信号通过，赋值为1时允许被测信号通过)由分频电路的数据选择器U20出来的信号加到计数器辅助电路的触发器U28的触发端脚11将其置为1，触发器U28控制与非门U17，使与非门U17的脚8停在高电平，计数器(U9—U12)停止工作(计数值不变，此时计数值是上次脉冲到来时从0开始计的数)，计数器U23开始工作，延时144个时钟周期后，译码器U22脚11负跳变经过倒相器U16倒相后的正跳变，将计数器(U9-U12)中的32位计数结果，送到锁存器(U3—U6)中，延时144个时钟周期等待计数器(U9-U12)中的数据稳定，延时176个时钟周期后，译码器U22的脚10有一负跳变，经倒相器U16倒相后加在计数器(U9-U12)的清除端(2，12)，将其清为0，准备计下一次脉冲信号周期，向主机发中断请求信号，置状态寄存器U8的最高位为1表示数据有效，中断请求信号经驱动门U15再经跳线开关SW1加在主机的中断请求线上，锁存器U2的第三位控制驱动门U15允许或禁止中断请求(当赋值为0时禁止中断请求，赋值为1时允许中断请求)；主机接到中断请求后，转到驻留在内存中的中断服务程序(如图3所示)，主机从测量卡上的锁存器(U3-U6)分四次读取32位计数值，存放到内存中；辅助计数器电路的计数器U22在工作256个时钟周期后，通过与非门U17置为计数器(U9-U12)的初值(256)，由计数器U23脚6负跳变经倒相器U27倒相加在触发器U28脚3使其复位，计数器(U9-U12)继续计数，直到下一次被测信号脉冲到来，重复以上过程。
权利要求1.一种在微型计算机上实现的脉冲信号周期测量卡，其特征在于它包括(1)一个总线驱动器(U1)连接在计算机数据总线D0—D7上，其脚1连接数据选择器(U19)脚7；(2)由锁存器(U3—U6)组成的可存放测量结果的锁存电路，其锁存器(U3—U6)脚(9，6，5，2，12，15，16，19)均与总线驱动器(U1)脚(18，17，16，15，14，13，12，11)对应连接，锁存器(U3-U6)脚1、脚11、脚(8，7，4，3，13，14，17，18)与译码器(U14)脚(15，14，13，12)、倒相器(U16)脚8、计数器(U9—U12)脚(3，4，5，6，11，10，9，8)对应连接；(3)由计数器(U9—U12)组成的对时钟脉冲信号计数的计数电路，计数器(U9—U12)脚(6，13)自行连接外，计数器(U9—U12)脚1对应连接与非门(U17)脚8、脚6、计数器(U10，U11)脚8，计数器(U9—U12)脚(2，12)连接后分组(U9—U10、U11—U12)再与倒相器(U16)脚10、脚12对应连接；(4)由与非门(U17)、译码器(U22)、计数器(U23)、触发器(U28)及倒相器(U16)组成的控制计数器工作状态的计数器辅助电路，其触发器(U28)脚3、脚11、脚8、脚(1，9)与倒相器(U27)脚10、数据选择器(U20)脚6、与非门(U17)脚9、脚13对应连接；与非门(U17)脚(1，2)、脚(10，12)、脚11与计数器(U9)脚8、触发器(U29)脚9、计数器(U23)脚13对应连接；计数器(U23)脚(6，3，4，5)与倒相器(U27)脚11及译码器(U22)脚6、脚(1，2，3)对应连接；倒相器(U16)脚(11，13)、脚9、脚6与触发器(U29)脚2及译码器(U22)脚10、脚11、驱动门(U15)脚10对应连接；(5)由数据选择器(U19)、与非门(U7)、译码器(U14)及或非门(U13)组成的完成主机CPU与测量卡之间数据交换的地址译码电路，其数据选择器(U19)脚(2，14，4)与或非门(U13)脚5及译码器(U14)脚6、脚5及与非门(U7)脚6、驱动门(U15)脚3及译码器(U14)脚4对应连接；与非门(U7)脚(5，4，1，2)、或非门(U13)脚(12，13，2)及译码器(U14)脚(3，2，1)对应与计算机扩展槽地址线(a22，a23，a26，a27，a24，a25，a28，a29，a30，a31)相接触；(6)由数据选择器(U20)、计数器(U25，U26)组成的可对被测脉冲信号先分频再计数的分频电路，其数据选择器(U20)脚(11，10，9)与锁存器(U2)脚(9，6，5)及驱动器(U8)脚(2，4，6)对应连接外，其脚(3，14，13，1，12，15，2)与计数器(U25)脚(7，5)、脚(3，4)、脚(12，13)、计数器(U26)脚(7，15)、脚(12，13)、脚9、脚1及计数器(U25)脚9对应连接；(7)由驱动器(U8)、触发器(U21，U29)组成的反映测量卡工作状态的状态寄存电路，触发器(U29)脚3、脚5与倒相器(U27)脚8、驱动器(U8)脚13对应连接；触发器(U21)脚(1，13)、脚(3，11)、脚(5，12)、脚9与触发器(U29)脚1及倒相器(U27)脚12、与非门(U17)脚4及译码器(U22)脚7、驱动门(U15)脚5及驱动器(U8)脚11、脚15对应连接；驱动器(U8)脚(1，19)接到译码器(U14)脚11外，其脚(18，16，14，12，3，5，7，9)与总线驱动器(U1)脚(18，17，16，16，14，13，12，11)对应连接；(8)由锁存器(U2)、驱动门(U15)、倒相器(U16)组成的对脉冲信号输入、分频及中断进行控制的控制寄存电路，锁存器(U2)脚(8，7，4，3，13，14，17，18)与总线驱动器(U1)脚(18，17，16，15，14，13，12，11)对应连接外，其脚11、脚1、脚16、脚2与数据选择器(U19)脚9、与非门(U7)脚8、驱动门(U15)脚9、脚4及驱动器(U8)脚8对应连接；驱动门(U15)脚(8，11)与数据选择器(U20)脚4及计数器(U25)脚1连接；倒相器(U16)脚5与驱动门(U15)脚13并联后接到驱动器(U8)脚17和锁存器(U2)脚12上；上述的驱动器(U1)脚19、数据选择器(U19)脚(1，10，11，13)、或非门(U13)脚1、计数器(U23)脚(2，12)、译码器(U22)脚(4，5)、计数器(U25，U26)脚(2，14)、数据选择器(U20)脚7均接地；数据选择器(U19)脚(3，5，6，12)、与非门(U7)脚(10，12，13)、驱动门(U15)脚1、触发器(U21)脚(2，4，10)、触发器(U29)脚(4，10，13)、触发器(U28)脚(2，4，10，12)均接高电平；与非门(U17)脚(3，5)、倒相器(U27)脚(2，13)、触发器(U29)脚(8，12)、触发器(U28)脚(6，13)、计数器(U23)脚(1，8)均自行连接；触发器(U29)脚11接石英晶体振荡器(OSC)；或非门(U13)脚3接地址允许线(-AEN)；倒相器(U16)脚1接脉冲信号源(INPUT)；与非门(U7)脚7接计算机复位线(RESET)；数据选择器(U19)脚15接外部设备写允许线(-IOW)；驱动器(U15)脚2接外部设备读允许线(-IOR)。
2.根据权利要求1所述的脉冲信号周期测量卡，其特征在于石英晶体振荡器的频率上限是40MHz；
3.根据权利要求1所述的脉冲信号周期测量卡，其特征在于高电平是电压+5伏特。
4.根据权利要求1所述的脉冲信号周期测量卡，其特征在于驱动器(U1，U8)、锁存器(U2—U6)、与非门(U7，U17)、计数器(U9—U12，U23，U25，U26)、或非门(U13)、译码器(U14，U22)、驱动门(U15)、倒相器(U16，U27)、数据选择器(U19，U20)、触发器(U21，U28，U29)均是74L8系列的TTL集成电路芯片。
专利摘要一种在微型计算机上实现的脉冲信号周期测量卡，能够解决周期性脉冲信号的周期测量问题，而且测量的结果直接存于微机内存中供程序使用，可同时在屏幕上显示；它是由驱动器(U1，U8)、锁存器(U2-U6)、与非门(U7，U17)、计数器(U9-U12，U23，U25，U26)、或非门U13、译码器(U14，U22)、驱动门U15、倒相器(U16，U27)、数据选择器(U19，U20)、触发器(U21，U28，U29)组成，具有测量结果误差小，实时性强，精度高的优点；而且测量卡应用不受限制，安装方便。
文档编号G01R23/02GK2229088SQ9520743
公开日1996年6月12日 申请日期1995年3月31日 优先权日1995年3月31日
发明者颜松波, 刘合, 黄秀昆 申请人:大庆石油管理局第四采油厂