一种二次雷达接收机与数据采集系统装置的制造方法
【专利摘要】本发明公开了一种二次雷达接收机与数据采集系统装置，包括雷达接收机转接板和控制面板，所述控制面板上端固定安装有液晶显示屏和功能按钮，所述雷达接收机转接板包括雷达接收机，所述雷达接收机的输出端连接有接收机通道，所述接收机通道通过固定螺栓安装在计算机控制板上，所述计算机控制板内还安装有集成电路板，所述集成电路板上焊接有并/串选择电路，所述并/串选择电路的输出端连接有数据格式选择电路，所述数据格式选择电路的输出端连接有PCI数据通信卡，所述PCI数据通信卡的输出端连接有数据采集模块；所述控制面板内安装有FPGA控制器和嵌入式处理器，所述FPGA控制器的通信数据端口与嵌入式处理器相连接。
【专利说明】
一种二次雷达接收机与数据采集系统装置
技术领域
[0001]本发明涉及接收机与数据采集技术领域，具体为一种二次雷达接收机与数据采集系统装置。
【背景技术】
[0002]在现代雷达信号处理中，试验数据的获取有着重要意义，实测数据是检验算法有效性的重要依据，也是算法修正的依据，不同型号的雷达接收机，由于其雷达回波信号具有的特性和工作模式复杂，这就对信号的数据采集提出了更高的要求，即要求实现高速、高精度的数据采集以及复杂、灵活多变的触发工作模式，传统的多通道雷达接收机测试系统是基于虚拟仪器的测试系统，采用传统仪器进行测试，测试工作繁琐、易出错、不便于数据的录取、处理、保存和打印，开发和维护费用高，以雷达接收机为例，长期以来采用陈旧的测试方式，大量显示仪表读数，再手工控制机构，操作复杂，测试周期长，效率和精度都不高。
【发明内容】
[0003]针对以上问题，本发明提供了一种二次雷达接收机与数据采集系统装置，设置的多通道雷达接收机测试系统由真实仪器组、高速数据采集处理卡和接收机状态控制设备、PCI数据接口卡、工控机以及专用的分析软件组成，该系统以计算机为采集主控单元，兼容多种格式的数据，可以实现多通道的循环采集，系统采集单元由可编程逻辑器件实现，简化了电路结构，增强了系统设计的灵活性和可靠性，降低了体积与成本，且该系统工作稳定、性能良好，可以有效解决【背景技术】中的问题。
[0004]为实现上述目的，本发明提供如下技术方案:一种二次雷达接收机与数据采集系统装置，包括雷达接收机转接板和控制面板，所述控制面板上端固定安装有液晶显示屏和功能按钮，所述雷达接收机转接板包括雷达接收机，所述雷达接收机的输出端连接有接收机通道，所述接收机通道通过固定螺栓安装在计算机控制板上，所述计算机控制板内还安装有集成电路板，所述集成电路板上焊接有多级数据通道选择电路:初级为并/串选择电路，所述并/串选择电路的输出端连接有数据格式选择电路，所述数据格式选择电路的输出端连接有PCI数据通信卡，所述PCI数据通信卡的输出端连接有数据采集模块;所述控制面板内安装有FPGA控制器和嵌入式处理器，所述FPGA控制器的通信数据端口与嵌入式处理器相连接，FPGA控制器连接有数据存储器、时序产生电路和串口通信模块。
[0005]作为本发明一种优选的技术方案，所述集成电路板上还焊接有采样时钟选择电路和数据长度选择电路，所述采样时钟选择电路的输出端与时钟边缘选择电路的输入端相连接，数据长度选择电路的输入端与时钟延时选择电路相连接。
[0006]作为本发明一种优选的技术方案，所述PCI数据通信卡包括多路电子开关和寄存器控制模块，所述多路电子开关的控制端通过缆线连接到嵌入式处理器，所述寄存器控制模块与FPGA控制器相连接。
[0007]作为本发明一种优选的技术方案，所述数据采集模块包括差分信号调理电路，所述差分信号调理电路的输出端连接有LTCC低通滤波器，所述LTCC低通滤波器的输出端连接有模数转换器。
[0008]作为本发明一种优选的技术方案，所述接收机通道的输入端与模数转换器的输出端之间连接有放大变频器，所述放大变频器采用以FPGA为控制核心的数字变频器。
[0009]作为本发明一种优选的技术方案，所述嵌入式处理器的输出端连接有无线数据发送器，所述无线数据发送器与无线数据接收器进行数据传输。
[0010]作为本发明一种优选的技术方案，所述串口通信模块包括网络适配器，网络适配器的输出端连接有GPRS收发器，所述GPRS收发器的输出端连接有以太网控制器。
[0011]作为本发明一种优选的技术方案，所述嵌入式处理器采用STM32内核的ARMll系列单片机，所述FPGA控制器采用EP4CE15系列的处理芯片，所述数据存储器采用DDR2存储器。
[0012]与现有技术相比，本发明的有益效果是:该二次雷达接收机与数据采集系统装置，设置的多通道雷达接收机测试系统由真实仪器组、高速数据采集处理卡和接收机状态控制设备、PCI数据接口卡、工控机以及专用的分析软件组成，该系统以计算机为采集主控单元，兼容多种格式的数据，可以实现多通道的循环采集，系统采集单元由可编程逻辑器件实现，简化了电路结构，增强了系统设计的灵活性和可靠性，降低了体积与成本，且该系统工作稳定、性能良好，系统与插有PCI数据通信卡的PC机配合实现1、Q两路数据的同步采集，PC机作为高速数据采集系统的主控单元，主要完成其与系统之间的状态、数据和命令交换，同时通过软件还可以设置串口通信的串口号、波特率、数据位、停止位、奇偶校验位等，参数设置后，启动采集命令即可进行数据的录入，根据采集长度软件可设置一定大小的缓冲区，并将缓冲区的内容实时保存到指定的文件中，可以实现数据的高速和高精度采集，由于对多种格式数据具有兼容性，使得系统适用于多种型号的雷达接收机。
【附图说明】
[0013]图1为本发明结构不意图；
[0014]图2为本发明电路结构示意图。
[0015]图中:1-雷达接收机转接板;2-控制面板;3-液晶显示屏;4-功能按钮;5-雷达接收机;6-接收机通道;7-计算机控制板;8-集成电路板;9-并/串选择电路;I O-数据格式选择电路；Il-PCI数据通信卡；12-数据采集模块;13-FPGA控制器;14-嵌入式处理器;15-数据存储器；16-时序产生电路；17-串口通信模块；18-时钟延时选择电路；19-多路电子开关;20-寄存器控制模块;21-时钟边缘选择电路;22-LTCC低通滤波器;23-模数转换器;24-放大变频器;25-网络适配器;26-GPRS收发器;27-以太网控制器;28-无线数据发送器;29-无线数据接收器;30-采样时钟选择电路;31-数据长度选择电路;32-差分信号调理电路。
【具体实施方式】
[0016]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0017]实施例:
[0018]请参阅图1和图2，本发明提供一种技术方案:一种二次雷达接收机与数据采集系统装置，包括雷达接收机转接板I和控制面板2，所述控制面板2上端固定安装有液晶显示屏3和功能按钮4，所述雷达接收机转接板I包括雷达接收机5，所述雷达接收机5的输出端连接有接收机通道6，所述接收机通道6的输入端与模数转换器23的输出端之间连接有放大变频器24，所述放大变频器24采用以FPGA为控制核心的数字变频器，且接收机通道6通过固定螺栓安装在计算机控制板7上，所述计算机控制板7内还安装有集成电路板8，所述集成电路板8上焊接有多级数据通道选择电路:初级为并/串选择电路9，所述集成电路板8上还焊接有采样时钟选择电路30和数据长度选择电路31，所述采样时钟选择电路30的输出端与时钟边缘选择电路21的输入端相连接，时钟的整理主要是对时钟进行延时、分频等。特别是当接收机传送的为串行数据时，由于在通道中传输的是FQ两路正交信号，为防止采集到的信号在串/并转换中产生错误(在实际调试过程中，如果FQ数据错位将产生较大的镜频分量)，需要对串行数据的位时钟和帧时钟的一致性提出严格的要求，所述数据长度选择电路31的输入端与时钟延时选择电路18相连接，所述并/串选择电路9的输出端连接有数据格式选择电路10，所述数据格式选择电路10的输出端连接有PCI数据通信卡11，数据采集卡11是基于PC的虚拟仪器的重要组成部分，其性能决定着数据采集的速度和精度，影响仪器的整体性能，所述PCI数据通信卡11包括多路电子开关19和寄存器控制模块20，所述多路电子开关19的控制端通过缆线连接到嵌入式处理器14，所述寄存器控制模块20与FPGA控制器13相连接，所述PCI数据通信卡11的输出端连接有数据采集模块12，所述数据采集模块12包括差分信号调理电路32，所述差分信号调理电路32的输出端连接有LTCC低通滤波器22，所述LTCC低通滤波器22的输出端连接有模数转换器23;所述控制面板2内安装有FPGA控制器13和嵌入式处理器14，FPGA控制器13的应用不仅增强了系统的可靠性使得结构更加紧凑，而且提高了模块的重用性，所述嵌入式处理器14采用STM32内核的ARMll系列单片机，所述FPGA控制器13采用EP4CE15系列的处理芯片，所述数据存储器15采用DDR2存储器，所述FPGA控制器13的通信数据端口与嵌入式处理器14相连接，FPGA控制器13连接有数据存储器15、时序产生电路16和串口通信模块17，所述串口通信模块17包括网络适配器25，网络适配器25的输出端连接有GPRS收发器26，所述GPRS收发器26的输出端连接有以太网控制器27，所述嵌入式处理器14的输出端连接有无线数据发送器28，所述无线数据发送器28与无线数据接收器29进行数据传输。
[0019]本发明的工作原理:该二次雷达接收机与数据采集系统装置，设置的多通道雷达接收机测试系统由真实仪器组、高速数据采集处理卡和接收机状态控制设备、PCI数据接口卡、工控机以及专用的分析软件组成，该系统以计算机为采集主控单元，兼容多种格式的数据，可以实现多通道的循环采集，系统采集单元由可编程逻辑器件实现，简化了电路结构，增强了系统设计的灵活性和可靠性，降低了体积与成本，且该系统工作稳定、性能良好，系统与插有PCI数据通信卡的PC机配合实现1、Q两路数据的同步采集，PC机作为高速数据采集系统的主控单元，主要完成其与系统之间的状态、数据和命令交换，同时通过软件还可以设置串口通信的串口号、波特率、数据位、停止位、奇偶校验位等，参数设置后，启动采集命令即可进行数据的录入，根据采集长度软件可设置一定大小的缓冲区，并将缓冲区的内容实时保存到指定的文件中，可以实现数据的高速和高精度采集，由于对多种格式数据具有兼容性，使得系统适用于多种型号的雷达接收机。
[0020]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种二次雷达接收机与数据采集系统装置，包括雷达接收机转接板(I)和控制面板(2)，所述控制面板(2)上端固定安装有液晶显示屏(3)和功能按钮(4)，其特征在于:所述雷达接收机转接板(I)包括雷达接收机(5)，所述雷达接收机(5)的输出端连接有接收机通道(6)，所述接收机通道(6)通过固定螺栓安装在计算机控制板(7)上，所述计算机控制板(7)内还安装有集成电路板(8)，所述集成电路板(8)上焊接有多级数据通道选择电路:初级为并/串选择电路(9)，所述并/串选择电路(9)的输出端连接有数据格式选择电路(10)，所述数据格式选择电路(10)的输出端连接有PCI数据通信卡(11)，所述PCI数据通信卡(11)的输出端连接有数据采集模块(12);所述控制面板(2)内安装有FPGA控制器(13)和嵌入式处理器(14)，所述FPGA控制器(13)的通信数据端口与嵌入式处理器(14)相连接，FPGA控制器(13)连接有数据存储器(15)、时序产生电路(16)和串口通信模块(17)。2.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述集成电路板(8)上还焊接有采样时钟选择电路(30)和数据长度选择电路(31)，所述采样时钟选择电路(30)的输出端与时钟边缘选择电路(21)的输入端相连接，数据长度选择电路(31)的输入端与时钟延时选择电路(18)相连接。3.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述PCI数据通信卡(11)包括多路电子开关(19)和寄存器控制模块(20)，所述多路电子开关(19)的控制端通过缆线连接到嵌入式处理器(14)，所述寄存器控制模块(20)与FPGA控制器(13)相连接。4.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述数据采集模块(12)包括差分信号调理电路(32)，所述差分信号调理电路(32)的输出端连接有LTCC低通滤波器(22)，所述LTCC低通滤波器(22)的输出端连接有模数转换器(23)。5.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述接收机通道(6)的输入端与模数转换器(23)的输出端之间连接有放大变频器(24)，所述放大变频器(24)采用以FPGA为控制核心的数字变频器。6.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述嵌入式处理器(14)的输出端连接有无线数据发送器(28)，所述无线数据发送器(28)与无线数据接收器(29)进行数据传输。7.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述串口通信模块(17)包括网络适配器(25)，网络适配器(25)的输出端连接有GPRS收发器(26),所述GPRS收发器(26)的输出端连接有以太网控制器(27)。8.根据权利要求1所述的一种二次雷达接收机与数据采集系统装置，其特征在于:所述嵌入式处理器(14)采用STM32内核的ARMll系列单片机，所述FPGA控制器(13)采用EP4CE15系列的处理芯片，所述数据存储器(15)采用DDR2存储器。
【文档编号】G01S7/40GK105974384SQ201610479643
【公开日】2016年9月28日
【申请日】2016年6月27日
【发明人】陈之典, 邓松林, 宋琪, 王威, 邓禹, 陈坤, 舒航
【申请人】芜湖航飞科技股份有限公司