一种二次雷达基带视频信号解码算法设计装置的制造方法
【专利摘要】本发明公开了一种二次雷达基带视频信号解码算法设计装置，包括数据采集卡和控制面板，所述控制面板上端连接有液晶显示屏和功能按钮，所述数据采集卡包括脉冲信号产生器，所述脉冲信号产生器的输出端连接有无线控制器，所述无线控制器通过光纤固定连接在以太网控制器上，所述以太网控制器内安装有集成电路板，所述集成电路板上焊接有多级滤波器电路：初级为射频预选滤波器，所述射频预选滤波器的输出端连接有数模转换器，所述数模转换器的输出端连接有信号调理电路，所述信号调理电路的输出端连接有数字滤波器；所述控制面板内安装有FPGA控制器和嵌入式处理器，所述FPGA控制器的通信数据端口与嵌入式处理器相连接。
【专利说明】
一种二次雷达基带视频信号解码算法设计装置
技术领域
[0001]本发明涉及解码算法设计技术领域，具体为一种二次雷达基带视频信号解码算法设计装置。
【背景技术】
[0002]二次雷达(SSR)是与一次雷达相对应的一种雷达制式，一次雷达是通过空中目标的反射波来识别目标的，而二次雷达的工作方式与一次雷达不同。二次雷达通过地面站或机载设备的询问机向空中目标发送询问，空中目标的应答机在接收到询问信号之后发送应答信号，地面站或机载设备通过接收应答信号来识别空中目标，单脉冲二次监视雷达系统在全天候条件下能有效地管制飞机，缩短安全距离和高度分层，使航线上飞机容量和机场上飞机起落架次显著增加，但是，从应用领域来看，传统的模式A/C单脉冲二次雷达仍然存在着一些缺陷，尤其是其应答信号在空中一定范围内目标较多时，交叠非常严重，会对目标的正确识别带来较大的干扰。同时模式A/C的应答编码信息有限，不能够传输大量有用信息，已经不能满足新的航空通信的需要，但是随着航空事业的发展，空中目标越来越多，尤其是一些大型机场，飞机起降非常频繁。传统二次监视雷达通常采用旋转天线，但是旋转天线存在着缺陷，固定的旋转时间在两方面限制了数据链路性能:第一，天线的波束滞留时间非常短，这意味着在一个波束滞留时间内能够发射的ELM帧数量有限；第二，天线的两次扫描间隔时间很长，导致产生一个高的访问时延，同时也导致没有足够的时间来接收处理由几个ELM帧组成的长信息，这在空中目标较多而且比较集中的情况下，对于应答信息的解析是非常不利的。
【发明内容】
[0003]针对以上问题，本发明提供了一种二次雷达基带视频信号解码算法设计装置，设置有二次雷达基带信号处理模块负责整个系统的基带运算和逻辑处理，基于功能需求的考虑，利用数模转换模块负责完成射频模块输出信号的采样，信号数字化后送入FPGA模块进行信号处理，同时FPGA通过离散量实现对射频模块的控制，离散量经过隔离芯片达到射频模块，CPU与FPGA通过RS232进行数据交互，模块采用5V输入电源供电，经电源转换芯片得到多路所需电压，可以有效解决【背景技术】中的问题。
[0004]为实现上述目的，本发明提供如下技术方案:一种二次雷达基带视频信号解码算法设计装置，包括数据采集卡和控制面板，所述控制面板上端连接有液晶显示屏和功能按钮，所述数据采集卡包括脉冲信号产生器，所述脉冲信号产生器的输出端连接有无线控制器，所述无线控制器通过光纤固定连接在以太网控制器上，所述以太网控制器内安装有集成电路板，所述集成电路板上焊接有多级滤波器电路:初级为射频预选滤波器，所述射频预选滤波器的输出端连接有数模转换器，所述数模转换器的输出端连接有信号调理电路，所述信号调理电路的输出端连接有数字滤波器;所述控制面板内安装有FPGA控制器和嵌入式处理器，所述FPGA控制器的通信数据端口与嵌入式处理器相连接，且嵌入式处理器连接有数据存储器、信号隔离器和串口通信模块。
[0005]作为本发明一种优选的技术方案，所述射频预选滤波器的输入端与无线控制器的输出端相连接，射频预选滤波器的输出端与数模转换器之间还连接有低噪声放大器。
[0006]作为本发明一种优选的技术方案，所述数模转换器包括多路电子开关和射频控制器，所述多路电子开关的控制端通过缆线连接到嵌入式处理器，所述射频控制器与FPGA控制器相连接。
[0007]作为本发明一种优选的技术方案，所述信号调理电路包括电源转换电路，所述电源转换电路的输出端连接有低通滤波器，所述低通滤波器的输出端连接有模数转换器。
[0008]作为本发明一种优选的技术方案，所述数字滤波器的输入端与模数转换器的输出端相连接，所述数字滤波器采用以嵌入式为控制核心的数字频率滤波器。
[0009]作为本发明一种优选的技术方案，所述数字滤波器的输出端连接有基带信号发送器，所述基带信号发送器与FPGA控制器进行数据传输通信。
[0010]作为本发明一种优选的技术方案，所述串口通信模块包括RJ45适配器，RJ45适配器的输出端连接有GPRS收发器，所述GPRS收发器的输出端连接有主计算机。
[00?1 ]作为本发明一种优选的技术方案，所述嵌入式处理器米用STM32内核的ARM9系列单片机，所述FPGA控制器采用Stratix系列的处理芯片，所述数据存储器采用DDR2存储卡。
[0012]与现有技术相比，本发明的有益效果是:该二次雷达基带视频信号解码算法设计装置，设置有二次雷达基带信号处理模块负责整个系统的基带运算和逻辑处理，基于功能需求的考虑，利用数模转换模块负责完成射频模块输出信号的采样，信号数字化后送入FPGA模块进行信号处理，同时FPGA通过离散量实现对射频模块的控制，离散量经过隔离芯片达到射频模块，CPU与FPGA通过RS232进行数据交互，模块采用5V输入电源供电，经电源转换芯片得到多路所需电压，当发射A/C模式询问信号后，根据系统延时和最远接受距离设计接收机开关时间，同时根据接受到的应答信号计算解码接受门限，然后进行框架脉冲判决，通过解码接受门限判决脉宽，同时检测上升沿和下降沿，当沿要求和脉宽要求同时满足要求时，将该脉冲的位置信息和幅度信息缓存，并将阵列信号处理的算法大量使用在一次雷达和移动通信之中。其中很多算法可以方便的移植到二次雷达的信号处理中，对于提高二次雷达的分辨率，减小干扰都会有很好的效果。
【附图说明】
[0013]图1为本发明结构不意图；
[0014]图2为本发明电路结构示意图。
[0015]图中:1-数据采集卡；2-控制面板;3-液晶显示屏；4-功能按钮;5-脉冲信号产生器;6-无线控制器;7-以太网控制器;8-集成电路板;9-射频预选滤波器；10-数模转换器；11-信号调理电路；12-数字滤波器；13-FPGA控制器；14-嵌入式处理器；15-数据存储器；16-信号隔离器；17-串口通信模块；18-低噪声放大器；19-多路电子开关;20-射频控制器;21-电源转换电路；22-低通滤波器；23-基带信号发送器；24-主计算机；25-RJ45适配器；26-GPRS收发器。
【具体实施方式】
[0016]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0017]实施例:
[0018]请参阅图1和图2，本发明提供一种技术方案:一种二次雷达基带视频信号解码算法设计装置，包括数据采集卡I和控制面板2，所述控制面板2上端连接有液晶显示屏3和功能按钮4，所述数据采集卡I包括脉冲信号产生器5，所述脉冲信号产生器5的输出端连接有无线控制器6，所述无线控制器6通过光纤固定连接在以太网控制器7上，所述以太网控制器7内安装有集成电路板8，所述集成电路板8上焊接有多级滤波器电路:初级为射频预选滤波器9，所述射频预选滤波器9的输入端与无线控制器6的输出端相连接，射频预选滤波器9的输出端与数模转换器10之间还连接有低噪声放大器18，所述射频预选滤波器9的输出端连接有数模转换器10，所述数模转换器10包括多路电子开关19和射频控制器20，所述多路电子开关19的控制端通过缆线连接到嵌入式处理器14，所述射频控制器20与FPGA控制器13相连接，所述数模转换器10的输出端连接有信号调理电路11，所述信号调理电路11包括电源转换电路21，所述电源转换电路21的输出端连接有低通滤波器22，所述低通滤波器22的输出端连接有模数转换器10，所述信号调理电路11的输出端还连接有数字滤波器12，所述数字滤波器12的输入端与模数转换器10的输出端相连接，所述数字滤波器12采用以嵌入式为控制核心的数字频率滤波器，所述数字滤波器12的输出端连接有基带信号发送器23，所述基带信号发送器23与FPGA控制器13进行数据传输通信;所述控制面板2内安装有FPGA控制器13和嵌入式处理器14，所述FPGA控制器13的通信数据端口与嵌入式处理器14相连接，所述嵌入式处理器14采用STM32内核的ARM9系列单片机，所述FPGA控制器13采用Stratix系列的处理芯片，所述数据存储器15采用DDR2存储卡，且嵌入式处理器14连接有数据存储器15、信号隔离器16和串口通信模块17，所述串口通信模块17包括RJ45适配器25，RJ45适配器25的输出端连接有GPRS收发器26，所述GPRS收发器26的输出端连接有主计算机24。
[0019]本实用采用的无线控制器6能够通过控制脉冲信号产生器5产生所需要的脉冲，并且调节以太网控制器7进行网络连接，通过使用集成电路板8上的多级滤波器电路滤出电路干扰，将数据采集卡I上的基带视频信号全部传输到网络上，同时对传输的数据进行加密处理，有利于资源的共享。
[0020]本实用采用的GPRS是通用分组无线服务技术的简称，是全球移动通信系统(GSM)的延续和发展，不同于以往占用整个频道来传输数据的方式，GPRS是封包式传输，使得信道资源得以共享，提高了资源的利用率。它能同时兼容电容型数据和分组交换数据，通过主计算机24配置RJ45适配器25的参数，连接到因特网。
[0021 ]本发明的工作原理:该二次雷达基带视频信号解码算法设计装置，设置有二次雷达基带信号处理模块负责整个系统的基带运算和逻辑处理，基于功能需求的考虑，利用数模转换模块负责完成射频模块输出信号的采样，信号数字化后送入FPGA模块进行信号处理，同时FPGA通过离散量实现对射频模块的控制，离散量经过隔离芯片达到射频模块，CPU与FPGA通过RS232进行数据交互，模块采用5V输入电源供电，电路如图2所示，经电源转换芯片得到多路所需电压，当发射A/C模式询问信号后，根据系统延时和最远接受距离设计接收机开关时间，同时根据接受到的应答信号计算解码接受门限，然后进行框架脉冲判决，通过解码接受门限判决脉宽，同时检测上升沿和下降沿，当沿要求和脉宽要求同时满足要求时，将该脉冲的位置信息和幅度信息缓存，并将阵列信号处理的算法大量使用在一次雷达和移动通信之中。其中很多算法可以方便的移植到二次雷达的信号处理中，对于提高二次雷达的分辨率，减小干扰都会有很好的效果。
[0022]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种二次雷达基带视频信号解码算法设计装置，包括数据采集卡(I)和控制面板(2)，所述控制面板(2)上端连接有液晶显示屏(3)和功能按钮(4)，其特征在于:所述数据采集卡(I)包括脉冲信号产生器(5)，所述脉冲信号产生器(5)的输出端连接有无线控制器(6)，所述无线控制器(6)通过光纤固定连接在以太网控制器(7)上，所述以太网控制器(7)内安装有集成电路板(8)，所述集成电路板(8)上焊接有多级滤波器电路:初级为射频预选滤波器(9)，所述射频预选滤波器(9)的输出端连接有数模转换器(10)，所述数模转换器(I O)的输出端连接有信号调理电路(11)，所述信号调理电路(11)的输出端连接有数字滤波器(⑵；所述控制面板(2)内安装有FPGA控制器(13)和嵌入式处理器(14)，所述FPGA控制器(13)的通信数据端口与嵌入式处理器(14)相连接，且嵌入式处理器(14)连接有数据存储器(15)、信号隔离器(16)和串口通信模块(17)。2.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述射频预选滤波器(9)的输入端与无线控制器(6)的输出端相连接，射频预选滤波器(9)的输出端与数模转换器(1)之间还连接有低噪声放大器(18)。3.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述数模转换器(10)包括多路电子开关(19)和射频控制器(20)，所述多路电子开关(19)的控制端通过缆线连接到嵌入式处理器(14)，所述射频控制器(20)与FPGA控制器(13)相连接。4.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述信号调理电路(11)包括电源转换电路(21)，所述电源转换电路(21)的输出端连接有低通滤波器(22)，所述低通滤波器(22)的输出端连接有模数转换器(10)。5.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述数字滤波器(12)的输入端与模数转换器(10)的输出端相连接，所述数字滤波器(12)采用以嵌入式为控制核心的数字频率滤波器。6.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述数字滤波器(12)的输出端连接有基带信号发送器(23)，所述基带信号发送器(23)与FPGA控制器(13)进行数据传输通信。7.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述串口通信模块(17)包括RJ45适配器(25)，RJ45适配器(25)的输出端连接有GPRS收发器(26)，所述GPRS收发器(26)的输出端连接有主计算机(24)。8.根据权利要求1所述的一种二次雷达基带视频信号解码算法设计装置，其特征在于:所述嵌入式处理器(14)采用STM32内核的ARM9系列单片机，所述FPGA控制器(13)采用Stratix系列的处理芯片，所述数据存储器(15)采用DDR2存储卡。
【文档编号】G01S13/76GK106093930SQ201610473442
【公开日】2016年11月9日
【申请日】2016年6月27日
【发明人】宋琪, 陈之典, 王威, 邓禹, 陈坤, 舒航, 邓松林
【申请人】芜湖航飞科技股份有限公司