一种基于fpga激光测速仪的信号处理系统及方法
【专利摘要】本发明提供一种基于FPGA激光测速仪的信号处理系统及方法，包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、LCD显示模块、FPGA控制模块和电源管理模块；上电后由FPGA发出采样时钟给AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过USB通信模块传输至PC机接收模块存储，同时由LCD显示模块显示。本发明省去了数据在两个核心芯片之间的流动，能有效减少数据处理时间；减小数据暴露在外界的机会，增加数据的抗干扰能力；省去了大量储存数据的时间，最大限度的减少了信号处理时间，减小了数据处理延时，提高了实时性；采用USB的传输方式，数据传输更加稳定。
【专利说明】
一种基于FPGA激光测速仪的信号处理系统及方法
技术领域
[0001]本发明属于实时多普勒信号处理技术领域，尤其涉及一种基于FPGA激光测速仪的信号处理系统及方法。
【背景技术】
[0002]激光测速仪是利用激光源与目标的相对位移产生的多普勒频移来探测目标的速度信息。激光测速仪相比传统上声波测速、微波测速，具有工作波长短，发散角小，精度高，线性度高，动态响应快等优点。当激光照在运动物体上，被运动物体散射回来的光线相对于入射光线在频率上将会发生一个偏移量即多普勒频移。此频移携带有运动物体的速度信息，能否对此频移进行准确，快速的测量，直接影响着激光测速仪的核心性能。数据处理电路是激光测速仪的核心部分，用于拾取信号，并分析多普勒频移，从而解算出需要的速度信息。此电路是制约测速仪测量精度，测量范围，测量稳定性、测量速度的重要因素，是限制激光测速仪技术发展的重要一环。激光测速仪在高动态环境下测量，测量数据往往具有突发性。先将数据存储然后进行处理，能很好的解决这个问题。但是这会花大量的时间用在数据的存储与提取上，信号处理的整体时间就会拉长。数据突发性与测量实时性就存在矛盾关系，这是激光测速仪信号处理电路存在的一个问题。测量精度是激光测速仪的一个重要指标。传统上采用FPGA与DSP相结合的方式采集与处理数据，能够很好地解决数据处理的精度问题。但是数据在FPGA与DSP之间的流动会耗费大量的时间，且增加数据暴露在外界的机会，数据可靠性下降。所以测量精度与测量时间、数据可靠性之间存在矛盾，这是激光测速仪信号处理电路存在的又一问题。速度测量范围是激光测速仪的又一个重要指标。大的速度测量范围，意味着信号处理器大的频率测量范围。大的频率测量范围意味着采样频率的提高，然而测量精度在一定意义下与采样频率是反比关系，于是测量范围与测量精度又存在着一定的矛盾，这是激光测速仪信号处理电路需要解决的第三个问题。
[0003]传统采用FPGA与DSP相结合的方式采集与处理数据，数据流动会耗费大量时间，数据可靠性下降，测量范围较小。
【发明内容】
[0004]为了解决上述技术问题，本发明提供一种基于FPGA激光测速仪的信号处理系统及方法，旨在解决现有的基于FPGA激光测速仪的信号处理系统及方法数据流动会耗费大量时间、数据可靠性下降、测量范围较小等问题。
[0005]—种基于FPGA激光测速仪的信号处理系统及方法，该基于FPGA激光测速仪的信号处理系统包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、IXD显示模块、FPGA控制模块和电源管理模块，该系统上电后由FPGA发出采样时钟给所述AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过所述USB通信模块传输至所述PC机接收模块存储，同时由所述LCD显示模块显示；
[0006]所述降压偏置模块由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围l-3v;采用模拟电子学的乘法器与加法器电路；
[0007]所述AD采样模块与所述降压偏置模块连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V-3V;
[0008]所述USB通信模块，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务；
[0009]所述PC机接收模块，与所述USB通信模块连接，接收所述USB通信模块传输的数据，进行校验、储存；
[0010]所述LCD显示模块，与所述PC机接收模块连接，显示所述PC机接收模块接收的数据并进行输出；
[0011]所述FPGA控制模块，与所述AD采样模块和USB通信模块连接，用于实现组合逻辑功能又可实现时序逻辑；
[0012]所述电源管理模块，与所述PC机接收模块、IXD显示模块和FPGA控制模块连接，负责对上述模块进行持续的电源供应，包括电源连接装置、蓄电装置和继电保护装置。
[0013]进一步，所述的降压偏置模块采用模拟电子学的乘法器与加法器电路，具体连接如下:电阻Rl连接运算放大器Ul的正极，电阻R2与电阻Rl并联，与运算放大器Ul的输出端连接，电阻R3连接放大器Ul的负极，运算放大器Ul的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压;运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源电阻Rl = 2K，电阻R2 = 2K，电阻R3 = 18K，电阻 R4 = 2K，电阻 R5 = 1K，电阻 R6 = 1K0
[0014]进一步，所述的IXD显示模块为可触摸液晶显示屏，其内部包括显示面板、单元层、粘接层，所述单元层设置在所述显示面板的外侧，所述粘接层设置在所述显示面板和所述单元层之间，其中，所述粘接层的粘接于所述显示面板的粘接面的第一边缘和所述粘接层的粘接于所述单元层的粘接面的第二边缘沿粘接面方向相互移位。
[0015]进一步，所述的FPGA控制模块包括:
[0016]采样频率产生模块，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出时钟信号给AD采样模块；
[0017]窗函数模块，通过14位的数字信号和采样频率状态量与FFT模块相连，输入为所述AD采样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块；
[0018]FFT模块，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息；
[0019]功率谱模块，通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连，用于输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据；
[0020]中心序号峰值序号模块，读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接;输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号；
[0021]系数模块，通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接;输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率；
[0022]USB控制模块，输入为系数模块的多普勒频率数据，输出为USB控制信号;频率反馈模块，通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接;输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量;USB控制模块包括:USB协议自适应模块；
[0023]频率缓存模块，通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接;输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量。
[0024]进一步，所述的系数模块中系数即为频谱分辨率Af= fs/N，其中N是确定的，根据与峰值序号同时到达的采样频率状态量，知道此周期峰值序号对应采样频率fs，根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，得到多普勒频率。
[0025]进一步，所述的电源连接装置包括至少一个连接外部电源的电源输入电路和至少一个连接负载的负载输出电路。
[0026]进一步，所述的蓄电装置包括连接蓄电池的蓄电池充放电电路。
[0027]进一步，所述的基于FPGA激光测速仪的信号处理方法包括以下步骤:
[0028]步骤一、根据反馈采样频率信息采样频率状态量，产生相应频率的时钟，经过模数转换生成数字信号；
[0029]步骤二、对数字信号进行加Hanning窗处理，并将12位的数字信号推高到14位，同时记录此时的采样频率产生相应的采样频率状态量；
[0030]步骤三、对数字信号进行实时的FFT变换，同时输出运算的状态信息，状态信息包含每次FFT转换的开始与结束信号，此开始与结束信息协调整个程序的运行，采样频率状态量要延时；
[0031 ]步骤四、接收频谱信息，根据FFT转换的开始与结束状态，连续产生每组频谱相应的功率谱，该步骤结束后转到步骤五；
[0032]步骤五、根据开始与结束信息，对每组功率谱进行运算，求得功率谱的中心序号峰值序号，将此信息传递；
[0033]步骤六、根据运算状态信息开始与结束信息与采样频率状态量，对每组功率谱中心序号峰值序号乘以相应的系数，得到多普勒频率；
[0034]步骤七、控制USB通信电路，将多普勒频率传递出去；
[0035]步骤八、通过LABVIEW程序接收、校验、存储、显示多普勒信息；
[0036]步骤九、频率反馈函数根据得到的FFT转换的开始与结束信息，由反馈的功率谱中心序号决定下一组的数据采样频率，由提供的多普勒频率决定下一运算周期的采样频率，输出下一运算周期的采样频率状态量；
[0037]步骤十、将反馈采样频率信息采样频率状态量进行缓存，根据读取的开始与结束信息，当一次组数据开始采集时，释放反馈采样频率信息的采样频率状态量，结束后转到步骤一至此一次循环运算周期结束。
[0038]进一步，提供所述的基于FPGA激光测速仪的信号处理方法管材在线切割监控控制系统。
[0039]进一步，提供所述的基于FPGA激光测速仪的信号处理方法的电缆长度速度测量装置。
[0040]进一步，提供所述的基于FPGA激光测速仪的信号处理方法的砂纸长度速度测量装置。
[0041]进一步，所述电源管理模块的动态电源管理的方法由动态电源管理框架实现，所述动态电源管理框架包括脚本层、虚拟文件接口层、设备动态电源管理策略层和设备驱动层；
[0042]所述脚本层提供用于对动态电源管理框架进行控制的脚本，通过脚本层所提供的脚本能启动/关闭具体设备的动态电源管理，或者获取设备电源管理的相关信息；
[0043]所述虚拟文件接口层提供与脚本命令相对应的接口，以供脚本调用，包括整个动态电源管理框架的虚拟文件接口以及各个电源管理设备的文件接口 ；
[0044]所述设备动态电源管理策略层提供各电源管理设备的策略接口，以供虚拟文件接口层调用；
[0045]所述设备驱动层提供与各电源管理设备动态电源管理相关的驱动；
[0046]所述电源管理策略具体如下:
[0047]I)用指数平均算法预测下一时间片[ti，t (i+Ι)]的CPU空闲时间tidle;
[0048]2)判断tidle是否小于[t(i+l)_ti]*20%，如果是转步骤3)，否则转步骤4);
[0049]3)令down_skip = 0，将CPU频率提高到最大频率值，增大sampling_down_factor的值，转步骤I);
[0050]4)down_skip++，判断 down_ship 是否大于等于 sampling_down_f actor，如果是转步骤5)，否则转步骤I);
[0051]5)降低CPU频率，在当前负载不变情况下，目标频率应使得空闲时间能超过30%，减少sampling_down_factor 的值，转步骤I);
[°°52] 其中，ti表示第i个时间片开始时刻，sampling_down_factor表示触发频率更改时的阈值，down_skip表示对阈值的计数值。
[0053]进一步，所述USB协议自适应模块根据主机当前运行USB协议类型来报告USB设备类型，包括以下步骤:
[0054]①USB设备插入USB主机端口，该USB主机发送请求设备描述的命令，通过读取USB设备模式寄存器来判断所述USB主机当前运行的USB协议；
[0055]②无论USB设备是高速类型还是低速类型，如果所述USB主机当前运行的USB协议为低速USB协议类型时，设备描述符中报告所述USB设备为低速USB设备;如果所述USB主机当前运行的USB协议为高速USB协议类型时，设备描述符中报告所述USB设备为高速USB设备;
[0056]③所述USB主机发送分配设备地址的命令，所述USB设备接收该地址并设置该唯一地址；
[0057]④所述USB主机发送请求配置描述的命令，通过读取所述USB设备模式寄存器来判断所述USB主机当前运行的USB协议；
[0058]⑤如果所述USB主机当前运行的USB协议为低速USB协议类型时，描述符中包大小的字段内容为低速USB协议类型传输包的大小；如果所述USB主机当前运行的USB协议为高速USB协议类型时，描述符中包大小的字段内容为高速USB协议类型传输包的大小；
[0059]上述高速USB设备定义为:USB设备相对与其连接的USB主机类型为高；上述低速USB设备定义为:USB设备与其连接的USB主机类型相同；
[0060]当所述低速USB协议类型是USBl.1协议，高速USB协议类型是USB2.0协议时，步骤②相应为:
[0061 ] 无论USB设备是USBl.1设备还是USB2.0设备，如果所述USB主机当前运行的USB协议为USBl.1协议时，设备描述符中报告所述USB设备为USBl.1设备;如果所述USB主机当前运行的USB协议为USB2.0协议时，设备描述符中报告所述USB设备为USB2.0设备;步骤⑤相应为:
[0062]如果所述USB主机当前运行的USB协议为USBl.1协议时，描述符中包大小的字段内容为64B;如果所述USB主机当前运行的USB协议为USB2.0协议时，描述符中包大小的字段内容为512B。
[0063]进一步，所述模数转换方法包括:
[0064]接收输入电压信号；
[0065]通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节，以产生调节后的电压信号；当工作在所述第一工作状态时，接收所述输入电压信号，并对所述输入电压信号进行采样以产生输出采样信号；以及当根据所述预设规则转换至所述第二工作状态时，对所述采样信号进行调节，以产生所述调节后的电压信号；
[0066]对所述调节后的电压信号进行缓存与保持；以及对缓存与保持后的所述调节后的电压信号执行模数转换；
[0067]从多个电压信号中选择单个电压信号，以作为所述输入电压信号。
[0068]技术效果
[0069]相比较于以往技术，本发明完全通过FPGA实现数据采集和数据处理的功能，省去了数据在两个核心芯片之间的流动，能有效减少数据处理时间；减小数据暴露在外界的机会，增加数据的抗干扰能力;本发明的程序采用流水线方式设计，从采集到最终完成传输，数据即刻产生即刻处理，几乎没有任何的停顿，省去了大量储存数据的时间，最大限度的减少了信号处理时间，减小了数据处理延时，提高了实时性;本发明由输出结果反馈来调整系统采样与处理的频率，已到达自适应不同频段信号的效果，兼顾了测量精度与测量范围；本发明采用USB的传输方式，数据传输更加稳定。本发明实现的基于半马尔可夫过程的磁盘动态电源管理，在性能损失相同的情况下，相对于其他电源管理策略，能够获得更好的节能效果。本发明的技术效果在于:在没有改变USB设备的使用性能前提下，高速USB设备和低速USB端口的主机连接时，高速USB设备将自身报告为低速的USB设备;高速USB设备和高速USB端口的主机连接时，高速USB设备将自身报告为高速的USB设备。
【附图说明】
[0070]图1是本发明实施例提供的基于FPGA激光测速仪的信号处理系统的结构示意图；[0071 ]图2是本发明实施例提供的LCD显示模块的结构示意图；
[0072]图3是本发明实施例提供的FPGA控制模块的结构示意图；
[0073]图4是本发明实施例提供的电源管理模块的结构示意图；
[0074]图5是本发明实施例提供的基于FPGA激光测速仪的信号处理方法的流程示意图。
[0075]图中:1、降压偏置模块;2、AD采样模块;3、USB通信模块;4、PC机接收模块;5、IXD显示模块;5-1、显示面板;5-2、单元层;5-3、粘接层;6、FPGA控制模块;6-1、采样频率产生模块;6-2、窗函数模块;6-3、FFT模块;6-4、功率谱模块;6_5、中心序号峰值序号模块;6-6、系数模块;6-7、USB控制模块;6-8、频率反馈模块;6-9、频率缓存模块;6_10、频率产生模块;7、电源管理模块;7-1、电源连接装置;7-2、蓄电装置;7-3、继电保护装置。
【具体实施方式】
[0076]为能进一步了解本发明的
【发明内容】
、特点及功效，兹例举以下实施例，并配合附图详细说明如下。
[0077]请参阅附图:
[0078]本发明提供一种基于FPGA激光测速仪的信号处理系统及方法，该基于FPGA激光测速仪的信号处理系统包括降压偏置模块1、AD采样模块2、USB通信模块3、PC机接收模块4、LCD显示模块5、FPGA控制模块6和电源管理模块7，该系统上电后由FPGA发出采样时钟给所述AD采样模块2，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过所述USB通信模块3传输至所述PC机接收模块4存储，同时由所述IXD显示模块5显示；
[0079]所述降压偏置模块I由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围l-3v;采用模拟电子学的乘法器与加法器电路；
[0080]所述AD采样模块2与所述降压偏置模块I连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V-3V;
[0081]所述USB通信模块3，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务；
[0082]所述PC机接收模块4，与所述USB通信模块3连接，接收所述USB通信模块3传输的数据，进行校验、储存；
[0083]所述LCD显示模块5，与所述PC机接收模块4连接，显示所述PC机接收模块4接收的数据并进行输出；
[0084]所述FPGA控制模块6，与所述AD采样模块2和USB通信模块3连接，用于实现组合逻辑功能又可实现时序逻辑；
[0085]所述电源管理模块7，与所述PC机接收模块4、LCD显示模块5和FPGA控制模块连接6，负责对上述模块进行持续的电源供应，包括电源连接装置7-1、蓄电装置7-2和继电保护装置7-3。
[0086]进一步，所述的降压偏置模块I采用模拟电子学的乘法器与加法器电路，具体连接如下:电阻Rl连接运算放大器Ul的正极，电阻R2与电阻Rl并联，与运算放大器Ul的输出端连接，电阻R3连接放大器Ul的负极，运算放大器Ul的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压;运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源电阻Rl = 2K，电阻R2 = 2K，电阻R3 = 18K，电阻 R4 = 2K，电阻 R5 = 1K，电阻 R6 = 1K0
[0087]进一步，所述的LCD显示模块5为可触摸液晶显示屏，其内部包括显示面板5-1、单元层5-2、粘接层5-3，所述单元层5-2设置在所述显示面板5-1的外侧，所述粘接层5_3设置在所述显示面板5-1和所述单元层5-2之间，其中，所述粘接层5-3的粘接于所述显示面板5-1的粘接面的第一边缘和所述粘接层5-3的粘接于所述单元层5-2的粘接面的第二边缘沿粘接面方向相互移位。
[0088]进一步，所述的FPGA控制模块6包括:
[0089]采样频率产生模块6-1，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出时钟信号给AD采样模块；
[0090]窗函数模块6-2，通过14位的数字信号和采样频率状态量与FFT模块相连，输入为所述AD采样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块；
[0091]FFT模块6-3，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息；
[0092]功率谱模块6-4，通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连，用于输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据；
[0093]中心序号峰值序号模块6-5，读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接;输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号；
[0094]系数模块6-6，通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接;输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率；
[0095]USB控制模块6-7，输入为系数模块的多普勒频率数据，输出为USB控制信号;USB控制模块包括:USB协议自适应模块；
[0096]频率反馈模块6-8，通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接;输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量；
[0097]频率缓存模块6-9，通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接;输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量。
[0098]进一步，所述的系数模块6-6中系数即为频谱分辨率Af= fs/N，其中N是确定的，根据与峰值序号同时到达的采样频率状态量，知道此周期峰值序号对应采样频率f s，根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，得到多普勒频率。
[0099]进一步，所述的电源连接装置7-1包括至少一个连接外部电源的电源输入电路和至少一个连接负载的负载输出电路。
[0100]进一步，所述的蓄电装置7-2包括连接蓄电池的蓄电池充放电电路。
[0101]进一步，所述的基于FPGA激光测速仪的信号处理方法包括以下步骤:
[0102]S1、根据反馈采样频率信息采样频率状态量，产生相应频率的时钟，经过模数转换生成数字信号；
[0103]S2、对数字信号进行加Hanning窗处理，并将12位的数字信号推高到14位，同时记录此时的采样频率产生相应的采样频率状态量；
[0104]S3、对数字信号进行实时的FFT变换，同时输出运算的状态信息，状态信息包含每次FFT转换的开始与结束信号，此开始与结束信息协调整个程序的运行，采样频率状态量要延时；
[0105]S4、接收频谱信息，根据FFT转换的开始与结束状态，连续产生每组频谱相应的功率谱，该步骤结束后转到步骤五；
[0106]S5、根据开始与结束信息，对每组功率谱进行运算，求得功率谱的中心序号峰值序号，将此信息传递；
[0107]S6、根据运算状态信息开始与结束信息与采样频率状态量，对每组功率谱中心序号峰值序号乘以相应的系数，得到多普勒频率；
[0108]S7、控制USB通信电路，将多普勒频率传递出去；
[0109]S8、通过LABVIEW程序接收、校验、存储、显示多普勒信息；
[0110]S9、频率反馈函数根据得到的FFT转换的开始与结束信息，由反馈的功率谱中心序号决定下一组的数据采样频率，由提供的多普勒频率决定下一运算周期的采样频率，输出下一运算周期的采样频率状态量；
[0111]S10、将反馈采样频率信息采样频率状态量进行缓存，根据读取的开始与结束信息，当一次组数据开始采集时，释放反馈采样频率信息的采样频率状态量，结束后转到步骤一至此一次循环运算周期结束。
[0112]进一步，提供所述的基于FPGA激光测速仪的信号处理方法管材在线切割监控控制系统。
[0113]进一步，提供所述的基于FPGA激光测速仪的信号处理方法的电缆长度速度测量装置。
[0114]进一步，提供所述的基于FPGA激光测速仪的信号处理方法的砂纸长度速度测量装置。
[0115]进一步，所述电源管理模块的动态电源管理的方法由动态电源管理框架实现，所述动态电源管理框架包括脚本层、虚拟文件接口层、设备动态电源管理策略层和设备驱动层；
[0116]所述脚本层提供用于对动态电源管理框架进行控制的脚本，通过脚本层所提供的脚本能启动/关闭具体设备的动态电源管理，或者获取设备电源管理的相关信息；
[0117]所述虚拟文件接口层提供与脚本命令相对应的接口，以供脚本调用，包括整个动态电源管理框架的虚拟文件接口以及各个电源管理设备的文件接口 ；
[0118]所述设备动态电源管理策略层提供各电源管理设备的策略接口，以供虚拟文件接口层调用；
[0119]所述设备驱动层提供与各电源管理设备动态电源管理相关的驱动；
[0120]所述电源管理策略具体如下:
[0121]I)用指数平均算法预测下一时间片[ti，t(i+l)]的CPU空闲时间tidle;
[0122]2)判断tidle是否小于[t(i+l)_ti]*20%，如果是转步骤3)，否则转步骤4);
[0123]3)令down_skip = 0，将CPU频率提高到最大频率值，增大sampling_down_factor的值，转步骤I);
[0124]4)down_skip++，判断 down_ship 是否大于等于 sampl ing_down_f actor，如果是转步骤5)，否则转步骤I);
[0125]5)降低CPU频率，在当前负载不变情况下，目标频率应使得空闲时间能超过30%，减少sampling_down_factor 的值，转步骤I);
[0126]其中，ti表示第i个时间片开始时刻，sampling_down_factor表示触发频率更改时的阈值，down_skip表示对阈值的计数值。
[0127]进一步，所述USB协议自适应模块根据主机当前运行USB协议类型来报告USB设备类型，包括以下步骤:
[0128]①USB设备插入USB主机端口，该USB主机发送请求设备描述的命令，通过读取USB设备模式寄存器来判断所述USB主机当前运行的USB协议；
[0129]②无论USB设备是高速类型还是低速类型，如果所述USB主机当前运行的USB协议为低速USB协议类型时，设备描述符中报告所述USB设备为低速USB设备;如果所述USB主机当前运行的USB协议为高速USB协议类型时，设备描述符中报告所述USB设备为高速USB设备;
[0130]③所述USB主机发送分配设备地址的命令，所述USB设备接收该地址并设置该唯一地址；
[0131 ]④所述USB主机发送请求配置描述的命令，通过读取所述USB设备模式寄存器来判断所述USB主机当前运行的USB协议；
[0132]⑤如果所述USB主机当前运行的USB协议为低速USB协议类型时，描述符中包大小的字段内容为低速USB协议类型传输包的大小；如果所述USB主机当前运行的USB协议为高速USB协议类型时，描述符中包大小的字段内容为高速USB协议类型传输包的大小；
[0133]上述高速USB设备定义为:USB设备相对与其连接的USB主机类型为高；上述低速USB设备定义为:USB设备与其连接的USB主机类型相同；
[0134]当所述低速USB协议类型是USBl.1协议，高速USB协议类型是USB2.0协议时，步骤
②相应为:
[0135]无论USB设备是USBl.1设备还是USB2.0设备，如果所述USB主机当前运行的USB协议为USBl.1协议时，设备描述符中报告所述USB设备为USBl.1设备;如果所述USB主机当前运行的USB协议为USB2.0协议时，设备描述符中报告所述USB设备为USB2.0设备;步骤⑤相应为:
[0136]如果所述USB主机当前运行的USB协议为USBl.1协议时，描述符中包大小的字段内容为64B;如果所述USB主机当前运行的USB协议为USB2.0协议时，描述符中包大小的字段内容为512B。
[0137]所述FPGA控制模块6内部各模块的连接关系:窗函数模块6-2通过14位的数字信号和采样频率状态量与FFT模块6-3相连;功率谱模块6-4通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块6-3相连，通过功率谱和采样频率状态量与峰值序号模块6-5相连;峰值序号模块6-5读取FFT运算状态信息与FFT模块6-3相连，输出功率谱峰值序号和采样频率状态量与系数模块6-6连接;系数模块6-6通过读取FFT运算状态信息与FFT模块6-3连接，输出多普勒频率与USB控制输出模块6-7和频率反馈模块6-8连接;频率反馈模块6-8通过功率谱峰值序号连接峰值序号模块6-5，通过状态信息与FFT模块6-3连接，输出反馈采样频率信息采样频率状态量与频率缓存模块6-9连接；频率缓存模块6-9通过状态信息与FFT模块6-3连接，输出反馈采样频率与频率产生模块6-10连接。
[0138]所述的窗函数模块6-2实现四个功能，将数据位推高;对数据进行加窗截取;记录采样频率;除去因为采样频率变化引起信号畸变。由于FPGA无法进行浮点数运算，所以将数据位数推高，低位看作是小数位，高位看作是整数位，有利于降低“有限字长效应”带来的影响，有利于提高运算准确度；由于硬件数据处理能力有限，只能对有限的数据进行FFT变换，于是要对采样得到的数据进行点数为N(2048)的截取，既对数据进行加窗。然而时域数据的加窗操作会带来频域内的频谱泄露。本发明采用Hanning窗对数据进行截取。Hanning窗具有良好的抑制旁瓣的作用，将能量集中在主瓣中，抑制频谱泄露带来的影响;记录此周期数据的采样频率，输出采样频率状态量，此状态量只经过一些必要的延时处理，将始终跟随此周期数据经过各函数，如无特殊情况以下不再累述。
[0139]由于本发明的采样频率是随着信号频率自适应变化。采样频率在一个信号处理周期内是固定的。然而在相邻两周期的交界处，采样频率有可能发生改变。在采样频率变化时，由于AD采样电路有一定的延时，不能随着程序采样频率的变化而立即变化。在频率变化的衔接处会出现采样数据的畸变。本窗函数将此畸变数据进行了截取，保证参与运算的数据都是正常的。
[0140]所述FFT模块6-3，采用现有的IP核函数，采用基-4算法，双FFT引擎，数据位宽为14位，旋转因子位宽为14位，完全使用数据流结构。FFT运算长度为N(2048)个点，FFT核函数采样数据需要N个时钟周期，数据运算需要N个时钟周期，运算结果输出需要N个时钟周期。每N个时钟周期为一个运算周期，即每一部分需要一个运算周期。每次解算都包含这三个部分，不同的解算进程并行进行。所以FFT从采样到结果完全输出需要3个运算周期(数据延迟时间)，由于采样与运算可以并行运行，运算结果的更新时间只要一个运算周期。结果输出部分是N个点的14位复数结果，每个时钟周期输出一个点。前N/2个点已经包含了所关心的全部信息，所以本发明利用后N/2个周期完成此组数据的后续所有运算。后期处理并没有花费额外的周期，数据延迟时间为3N个时钟周期，数据更新时间为N个周期。本发明时钟周期变化范围为20ns—200ns，故数据处理时间为123—1230us，数据更新时间为41us—410us。由于数据连续输入，结果连续输出，为了表明每个周期的开始与结束时刻，FFT模块6-3输出运算状态信息量。
[0141]所述功率谱模块6-4，由FFT函数得到数据的频谱是复数形式的，分为实部与虚部两部分。将实部谱的各点数值的平方与虚部谱相应各点的平方相加就得到数据的功率谱。多普勒信号由于加窗的影响，功率谱发生了泄露，功率谱不再是两根竖线，而是在原有功率谱处有一定的展宽。
[0142]所述峰值序号模块6-5，得到功率谱后，需要检测功率谱峰值最大处的序号。功率谱输出为N(2048)点的结果，根据FFT模块给出的运算状态信息，可以识别功率谱的开始与结束时刻，前N/2是正频率点，包含所有关心的信息。利用后N/2的负频率点的输出时间，便可在新的一轮结果输出之前计算得到所关心的功率谱最大峰值处的序号。
[0143]由于“栅栏效应”的影响，直接求取功率谱峰值序号会出现偏差，需要对此偏差进行频谱校正。在本发明中运用了能量重心法进行频谱校正。考虑到速度性和硬件资源有限，采用谱峰值附近五点参与能量中心校正。功率谱幅值为yk，k为序号，H所求经过校正的序号。能量重心法频率校正公式如式(I)所示。
[0144]H=k(yk/E) + (k+l) (yk+l/E) + (k+2) (yk+2/E)
[0145]=(kyk+(k+l)yk+l+(k+2)yk+2)/E
[0146]所述系数模块6-6，由峰值序号模块得到的序号乘以相应的系数就可以得到多普勒频率。其中系数即为频谱分辨率Af = fs/N。其中N是确定的，由于不同的采样频率fs，系数是不同的。根据与峰值序号同时到达的采样频率状态量，可以知道此周期峰值序号对应采样频率fs。根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，就得到多普勒频率。
[0147]所述USB控制模块6-7，由于USB控制芯片CH376屏蔽了底层的USB通信协议，用户只需要对芯片进行一些简单的读写操作即可完成USB传输。此模块将得到的多普勒频率加上必要的校验信息，然后发送出去。
[0148]所述频率反馈模块6-8，根据当前解算得到的的多普勒频率，决定下一组数据的采样频率。由数字信号处理的相关知识，频谱分辨率Af zfs/Nj是采样点数。要提高分辨率A f，就要尽量减小fs，尽量增大采样点数N。由奈奎斯特定理，AD采样频率要大于多普勒频率f d的两倍，即f s ^ 2f d，为减小频谱混叠的影响，经过实验f s = 3f d?5f d比较合适。
[0149]由于激光测速仪所用的场合不同，本发明将测速仪的测量范围适当的放大，速度测量范围为0.16m/s?6.lm/s，量程比达到38:1，对应的频率测量范围为0.6MHZ-23MHZ。为保证频率测量准确度优于8 X 10-4，测量稳定度优于2.5X10-7，采用频率分段测量。根据得到的多普勒频率，调整下一运算周期数据的采样频率，输出下一运算周期的采样频率状态量。
[0150]所述频率缓存模块6-9，由于FFT采样数据需要一个完整的运算周期，一个运算周期的数据采样频率要恒定，所以本模块对反馈的采样频率状态量进行缓存。根据FFT模块的运算状态量，可以识别每一个运算周期的始末，在一个运算周期的开始之际(数据采样的开始之际)释放采样频率状态量。该模块取代传统上的FIFO函数，运用更加灵活，速度更加快。[0151 ]所述采样频率产生模块6-10，根据采样频率状态量，从PLL已经产生的多个时钟中挑选出一个合适的时钟频率作为采样时钟。此时钟控制AD采样电路完成采样。
[0152]进一步，所述模数转换方法包括:
[0153]接收输入电压信号；
[0154]通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节，以产生调节后的电压信号；当工作在所述第一工作状态时，接收所述输入电压信号，并对所述输入电压信号进行采样以产生输出采样信号；以及当根据所述预设规则转换至所述第二工作状态时，对所述采样信号进行调节，以产生所述调节后的电压信号；
[0155]对所述调节后的电压信号进行缓存与保持；以及对缓存与保持后的所述调节后的电压信号执行模数转换；
[0156]从多个电压信号中选择单个电压信号，以作为所述输入电压信号。
[0157]本发明的工作原理:
[0158]外部多普勒信号经过降压模拟降压偏置模块I后输入到AD采样模块2，FPGA的I/O引脚输出时钟信号到AD采样模块2的时钟输入端，AD采样模块2的12位数字信号输出引脚接至IjFPGA的I/O引脚。FPGA的输入输出数据接口与控制信号接口分别连接至IJCH376芯片的数据端与控制端。
[0159]利用本发明所述的技术方案，或本领域的技术人员在本发明技术方案的启发下，设计出类似的技术方案，而达到上述技术效果的，均是落入本发明的保护范围。
【主权项】
1.一种基于FPGA激光测速仪的信号处理系统，其特征在于，该基于FPGA激光测速仪的信号处理系统包括降压偏置模块、AD采样模块、USB通信模块、PC机接收模块、IXD显示模块、FPGA控制模块和电源管理模块，该系统上电后由FPGA发出采样时钟给所述AD采样模块，FPGA接收到AD采样的数据后，对数据进行实时处理，处理结果通过所述USB通信模块传输至所述PC机接收模块存储，同时由所述LCD显示模块显示； 所述降压偏置模块由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围l-3v;采用模拟电子学的乘法器与加法器电路； 所述AD采样模块与所述降压偏置模块连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V-3V; 所述USB通信模块，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务； 所述PC机接收模块，与所述USB通信模块连接，接收所述USB通信模块传输的数据，进行校验、储存； 所述LCD显示模块，与所述PC机接收模块连接，显示所述PC机接收模块接收的数据并进行输出； 所述FPGA控制模块，与所述AD采样模块和USB通信模块连接，用于实现组合逻辑功能又可实现时序逻辑； 所述电源管理模块，与所述PC机接收模块、LCD显示模块和FPGA控制模块连接，负责对上述模块进行持续的电源供应，包括电源连接装置、蓄电装置和继电保护装置； 所述的降压偏置模块采用模拟电子学的乘法器与加法器电路，具体连接如下:电阻Rl连接运算放大器Ul的正极，电阻R2与电阻Rl并联，与运算放大器Ul的输出端连接，电阻R3连接放大器Ul的负极，运算放大器Ul的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联;电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压;运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源电阻Rl = 2K，电阻R2 = 2K，电阻R3 = 18K，电阻R4 = 2K，电阻 R5 = 10K，电阻 R6 = 10K; 所述的LCD显示模块为可触摸液晶显示屏，其内部包括显示面板、单元层、粘接层，所述单元层设置在所述显示面板的外侧，所述粘接层设置在所述显示面板和所述单元层之间，其中，所述粘接层的粘接于所述显示面板的粘接面的第一边缘和所述粘接层的粘接于所述单元层的粘接面的第二边缘沿粘接面方向相互移位； 所述的FPGA控制模块包括: 采样频率产生模块，输入为频率缓存模块的反馈采样频率信号采样频率状态量，输出时钟信号给AD采样模块； 窗函数模块，通过14位的数字信号和采样频率状态量与FFT模块相连，输入为所述AD采样模块生成的12位的数字信号，输出为14位的经过截取的数字信号和反应此刻采样频率的状态量，此状态量将跟随此运算周期的数据经过各模块； FFT模块，输入为窗函数截取的14位数字信号，输出为信号的频谱数据与运算、表明运算开始与结束时刻的运算状态信息； 功率谱模块，通过频谱数据、FFT运算状态信息和采样频率状态量与FFT模块相连，通过功率谱和采样频率状态量与峰值序号模块相连，用于输入为FFT模块的频谱数据与运算、运算状态信息，输出为信号的功率谱数据； 中心序号峰值序号模块，读取FFT运算状态信息与FFT模块相连，输出功率谱峰值序号和采样频率状态量与系数模块连接;输入为功率谱模块的功率谱数据与FFT模块运算状态信息，输出为功率谱幅值最高处的中心峰值序号； 系数模块，通过读取FFT运算状态信息与FFT模块连接，输出多普勒频率与USB控制输出模块和频率反馈模块连接;输入为功率谱中心序号峰值序号与FFT模块的运算状态信息，输出为多普勒频率； USB控制模块，输入为系数模块的多普勒频率数据，输出为USB控制信号；频率反馈模块，通过功率谱峰值序号连接峰值序号模块，通过状态信息与FFT模块连接，输出反馈采样频率信息采样频率状态量与频率缓存模块连接;输入为中心序号模块的功率谱中心序号系数模块的多普勒频率与FFT模块运算状态信息，输出为将要采取下一周期的采样频率信息状态量;USB控制模块包括:USB协议自适应模块； 频率缓存模块，通过状态信息与FFT模块连接，输出反馈采样频率与频率产生模块连接;输入为FFT模块运算状态信息与频率反馈模块的反馈采样频率数据采样频率状态量，输出为缓存后的反馈采样频率状态量； 所述的系数模块中系数即为频谱分辨率A f = fs/N，其中N是确定的，根据与峰值序号同时到达的采样频率状态量，知道此周期峰值序号对应采样频率f s，根据此采样频率，系数模块为功率谱峰值序号乘以相应的系数，得到多普勒频率； 所述的电源连接装置包括至少一个连接外部电源的电源输入电路和至少一个连接负载的负载输出电路； 所述的蓄电装置包括连接蓄电池的蓄电池充放电电路。2.如权利要求1所述的基于FPGA激光测速仪的信号处理系统，其特征在于，所述USB协议自适应模块根据主机当前运行USB协议类型来报告USB设备类型，包括以下步骤: ①USB设备插入USB主机端口，该USB主机发送请求设备描述的命令，通过读取USB设备模式寄存器来判断所述USB主机当前运行的USB协议； ②无论USB设备是高速类型还是低速类型，如果所述USB主机当前运行的USB协议为低速USB协议类型时，设备描述符中报告所述USB设备为低速USB设备；如果所述USB主机当前运行的USB协议为高速USB协议类型时，设备描述符中报告所述USB设备为高速USB设备； ③所述USB主机发送分配设备地址的命令，所述USB设备接收该地址并设置该唯一地址； ④所述USB主机发送请求配置描述的命令，通过读取所述USB设备模式寄存器来判断所述USB主机当前运行的USB协议； ⑤如果所述USB主机当前运行的USB协议为低速USB协议类型时，描述符中包大小的字段内容为低速USB协议类型传输包的大小;如果所述USB主机当前运行的USB协议为高速USB协议类型时，描述符中包大小的字段内容为高速USB协议类型传输包的大小； 上述高速USB设备定义为:USB设备相对与其连接的USB主机类型为高；上述低速USB设备定义为:USB设备与其连接的USB主机类型相同； 当所述低速USB协议类型是USBl.1协议，高速USB协议类型是USB2.0协议时，步骤②相应为: 无论USB设备是USBl.1设备还是USB2.0设备，如果所述USB主机当前运行的USB协议为USBl.1协议时，设备描述符中报告所述USB设备为USBl.1设备；如果所述USB主机当前运行的USB协议为USB2.0协议时，设备描述符中报告所述USB设备为USB2.0设备;步骤⑤相应为: 如果所述USB主机当前运行的USB协议为USBl.1协议时，描述符中包大小的字段内容为64B;如果所述USB主机当前运行的USB协议为USB2.0协议时，描述符中包大小的字段内容为512Bo3.如权利要求1所述的基于FPGA激光测速仪的信号处理系统，其特征在于，所述电源管理模块的动态电源管理的方法由动态电源管理框架实现，所述动态电源管理框架包括脚本层、虚拟文件接口层、设备动态电源管理策略层和设备驱动层； 所述脚本层提供用于对动态电源管理框架进行控制的脚本，通过脚本层所提供的脚本能启动/关闭具体设备的动态电源管理，或者获取设备电源管理的相关信息； 所述虚拟文件接口层提供与脚本命令相对应的接口，以供脚本调用，包括整个动态电源管理框架的虚拟文件接口以及各个电源管理设备的文件接口 ； 所述设备动态电源管理策略层提供各电源管理设备的策略接口，以供虚拟文件接口层调用； 所述设备驱动层提供与各电源管理设备动态电源管理相关的驱动； 所述电源管理策略具体如下: 1)用指数平均算法预测下一时间片[ti，t(i+l)]的CRJ空闲时间tidle; 2)判断tidle是否小于[t(i+l)-ti]*20%，如果是转步骤3)，否则转步骤4); 3)令down_skip= 0，将CPU频率提高到最大频率值，增大sampling_down_factor的值，转步骤I); 4)down_skip++，判断down_ship是否大于等于sampling_down_factor，如果是转步骤5)，否则转步骤I); 5)降低CPU频率，在当前负载不变情况下，目标频率应使得空闲时间能超过30%，减少sampling_down_factor的值，车专步骤I)； 其中，ti表示第i个时间片开始时刻，sampling_down_factor表示触发频率更改时的阈值，down_skip表示对阈值的计数值。4.一种如权利要求1所述的基于FPGA激光测速仪的信号处理系统的信号处理方法，其特征在于，所述信号处理方法包括以下步骤: 步骤一、根据反馈采样频率信息采样频率状态量，产生相应频率的时钟，经过模数转换生成数字信号； 步骤二、对数字信号进行加Hanning窗处理，并将12位的数字信号推高到14位，同时记录此时的采样频率产生相应的采样频率状态量； 步骤三、对数字信号进行实时的FFT变换，同时输出运算的状态信息，状态信息包含每次FFT转换的开始与结束信号，此开始与结束信息协调整个程序的运行，采样频率状态量要延时； 步骤四、接收频谱信息，根据FFT转换的开始与结束状态，连续产生每组频谱相应的功率谱，该步骤结束后转到步骤五； 步骤五、根据开始与结束信息，对每组功率谱进行运算，求得功率谱的中心序号峰值序号，将此信息传递； 步骤六、根据运算状态信息开始与结束信息与采样频率状态量，对每组功率谱中心序号峰值序号乘以相应的系数，得到多普勒频率； 步骤七、控制USB通信电路，将多普勒频率传递出去； 步骤八、通过LABVIEW程序接收、校验、存储、显示多普勒信息； 步骤九、频率反馈函数根据得到的FFT转换的开始与结束信息，由反馈的功率谱中心序号决定下一组的数据采样频率，由提供的多普勒频率决定下一运算周期的采样频率，输出下一运算周期的采样频率状态量； 步骤十、将反馈采样频率信息采样频率状态量进行缓存，根据读取的开始与结束信息，当一次组数据开始采集时，释放反馈采样频率信息的采样频率状态量，结束后转到步骤一至此一次循环运算周期结束。5.如权利要求4所述的信号处理方法，其特征在于，所述模数转换方法包括: 接收输入电压信号； 通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节，以产生调节后的电压信号；当工作在所述第一工作状态时，接收所述输入电压信号，并对所述输入电压信号进行采样以产生输出采样信号；以及当根据所述预设规则转换至所述第二工作状态时，对所述采样信号进行调节，以产生所述调节后的电压信号； 对所述调节后的电压信号进行缓存与保持；以及对缓存与保持后的所述调节后的电压信号执行模数转换； 从多个电压信号中选择单个电压信号，以作为所述输入电压信号。
【文档编号】G01S17/58GK106093961SQ201610368510
【公开日】2016年11月9日
【申请日】2016年5月30日
【发明人】刘勍, 马小姝, 赵玉祥, 杨筱平, 杨红平, 令维军
【申请人】天水师范学院