数字时间转换器的实时动态校准系统的制作方法

本发明属于半导体集成电路设计，具体涉及一种数字时间转换器的实时动态校准系统。

背景技术：

1、受pvt(process,voltage,temperature)的影响，mos管的阈值电压、跨导、反相器翻转阈值等会发生偏移，对应到dtc(digital-time converter)电路，dtc的数字控制码值和dtc的时间延迟具有一定的失配行，因此，在使用dtc进行时间延迟时必须经过时间校准。

2、传统架构中，使用tdc(time-digital converter)对dtc进行测量，然后再对tdc进行归一化测量，进而得到dtc的实际延迟，并产生校准系数，通过对延迟控制字进行修正，到达校准目的。由于使用的tdc这个中间电路，且tdc具有较小的时间分辨率，即较大的量化误差，因此用在dtc校准中势必会引入量化噪声，因此可实现的校准精度不高。同时，由于由于使用了tdc电路，电路的复杂度和信号链较长，一定程度上影响了电路的功耗和可靠性。

技术实现思路

1、本发明提供了一种数字时间转换器的实时动态校准系统解决上述提到的技术问题，具体采用如下的技术方案：

2、一种数字时间转换器的实时动态校准系统，包含：

3、预分频器，用于将输入的高频时钟进行分频输出多个不同相位的时钟；

4、第一多路复用开关，连接至所述预分频器，所述第一多路复用开关从多个不同相位的时钟中选择一个相位不为0°的时钟进行输出；

5、第二多路复用开关，连接至所述预分频器，所述第二多路复用开关从多个不同相位的时钟中选择一个相位为0°的时钟进行输出；

6、第一多模分频器，连接至所述第一多路复用开关，所述第一多模分频器将所述第一多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出；

7、第二多模分频器，连接至所述第二多路复用开关，所述第二多模分频器将所述第二多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出；

8、第三多路复用开关，连接至所述第一多模分频器和所述第二多模分频器，所述第三多路复用开关用于将两路输出和两路输出进行交换连接；

9、第一数字时间转换器，连接至所述第三多路复用开关，所述第一数字时间转换器根据数字延迟控制码对输入的时钟进行延迟输出；

10、第二数字时间转换器，连接至所述第三多路复用开关，所述第二数字时间转换器根据数字延迟控制码对输入的时钟进行延迟输出；

11、反馈单元，连接至所述第一数字时间转换器和所述第二数字时间转换器对所述第一数字时间转换器和所述第二数字时间转换器进行反馈调节。

12、进一步地，所述反馈单元包含：

13、鉴相器，连接至所述第一数字时间转换器和所述第二数字时间转换器，所述鉴相器用于检测所述第一数字时间转换器和所述第二数字时间转换器输入两个时钟间的相位差，并将相位差转换成对应的不同占空比的时钟；

14、低通滤波器，连接至所述鉴相器，所述低通滤波器将输入代表相位差的不同占空比的时钟进行低通滤波处理。

15、进一步地，所述低通滤波器输出dc电平信号。

16、进一步地，所述数字时间转换器的实时动态校准系统还包括：

17、第四多路复用开关，连接至所述第一数字时间转换器和所述第二数字时间转换器，所述第四多路复用开关用于从所述第一数字时间转换器和所述第二数字时间转换器的输入中选择其中一个进行输出；

18、驱动器，连接至所述第四多路复用开关，所述驱动器用于提高输入信号的容性负载驱动能力。

19、进一步地，所述数字时间转换器的实时动态校准系统还包含：

20、sigma-delta调制器，将输入的小数进行累加；

21、第一加法器，连接至所述sigma-delta调制器、所述第一多模分频器和所述第二多模分频器，所述第一加法器接收所述sigma-delta调制器发送的累加后的整数，并将其与分频比的整数部分相加，再将叠加后的分频比发送到所述第一多模分频器和所述第二多模分频器。

22、进一步地，所述数字时间转换器的实时动态校准系统还包含：

23、dtc译码模块，连接至所述sigma-delta调制器，所述dtc译码模块接收所述sigma-delta调制器发送的累加后的小数并将小数相位转换成dtc对应的数字延迟控制码字；

24、第五多路复用开关，用于选择不同相位延迟对应的dtc延迟控制码字；

25、第二加法器，连接至所述dtc译码模块和第五多路复用开关，所述第二加法器用于将所述dtc译码模块和第五多路复用开关输出的数字延迟控制码字和dtc延迟控制码字进行叠加；

26、第六多路复用开关，连接至所述dtc译码模块、所述第二加法器、所述第一数字时间转换器和所述第二数字时间转换器，所述第六多路复用开关用于将两路输出和两路输出进行交换连接。

27、进一步地，所述预分频器将输入的高频时钟进行分频输出0°、90°、180°和270°相位的时钟。

28、进一步地，所述第一多路复用开关从90°、180°和270°相位的时钟中选择一个时钟进行输出；

29、所述第二多路复用开关选择0°相位的时钟进行输出。

30、进一步地，所述第五多路复用开关用于选择90°、180°和270°相位延迟对应的dtc延迟控制码字。

31、本发明的有益之处在于所提供的数字时间转换器的实时动态校准系统，dtc电路校准过程中不会对dtc的正常工作产生影响。且引入了电路两条通道的切换，最大程度上减小了校准电路失配引入的校准误差。

技术特征：

1.一种数字时间转换器的实时动态校准系统，其特征在于，包含：

2.根据权利要求1所述的数字时间转换器的实时动态校准系统，其特征在于，

3.根据权利要求2所述的数字时间转换器的实时动态校准系统，其特征在于，

4.根据权利要求2所述的数字时间转换器的实时动态校准系统，其特征在于，

5.根据权利要求4所述的数字时间转换器的实时动态校准系统，其特征在于，

6.根据权利要求5所述的数字时间转换器的实时动态校准系统，其特征在于，

7.根据权利要求6所述的数字时间转换器的实时动态校准系统，其特征在于，

8.根据权利要求7所述的数字时间转换器的实时动态校准系统，其特征在于，

9.根据权利要求8所述的数字时间转换器的实时动态校准系统，其特征在于，

技术总结
本发明公开了一种数字时间转换器的实时动态校准系统，包含：第一多模分频器，将第一多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出；第二多模分频器，将第二多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出；第三多路复用开关将两路输出和两路输出进行交换连接；第一数字时间转换器，对输入的时钟进行延迟输出；第二数字时间转换器，对输入的时钟进行延迟输出；反馈单元对第一数字时间转换器和第二数字时间转换器进行反馈调节。本发明提供的数字时间转换器的实时动态校准系统，DTC电路校准过程中不会对DTC的正常工作产生影响。且引入了电路两条通道的切换，最大程度上减小了校准电路失配引入的校准误差。

技术研发人员：张鹏,许文,申佳,赵妍,曹辉,姬旭
受保护的技术使用者：西克魔迩（北京）科技有限公司
技术研发日：
技术公布日：2024/1/13