一种无双极晶体管的高阶温度补偿带隙基准参考电路的制作方法

本发明涉及微电子技术领域，具体涉及一种无双极晶体管的高阶温度补偿带隙基准参考电路。

背景技术：

带隙基准电路是数字电路系统和模拟电路系统中的重要模块，带隙基准电路的性能直接影响了数字或模拟电路系统的整体性能，而带隙基准电路的主要技术指标是温度系数(TC,Temperature Coefficient)和电源抑制比(PSRR,Power Supply Rejection Ratio)，因此高性能带隙基准的输出电压具有低温度系数和高电源抑制比的特点。

带隙基准电路因其在较宽温度范围内的输出电压具有低温度系数和高精度的特点而被广泛应用在各类电路系统中，图1给出了一种传统的一阶带隙基准电路，其中电阻R1、电阻R2以及电阻R3采用相同材料，运算放大器Aa1与运算放大器Aa2完全相同，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PMOS管M4与PMOS管M3具有相同的沟道宽长比，PMOS管M5与PMOS管M2具有相同的沟道宽长比，PNP三极管Q2发射极面积是PNP三极管Q1发射极面积的M倍。则图1所示的传统一阶带隙基准的输出电压式中q是电子电荷，k是玻尔兹曼常数，T是绝对温度，V_EB1是PNP三极管Q1的发射-基极电压，R₁是电阻R1的阻抗，R₂是电阻R2的阻抗，R₃是电阻R3的阻抗。其中具有负温度特性，具有正温度特性，通过优化电阻R1、电阻R2、电阻R3以及参数M可以使得输出电压在一定温度范围内具有零温度特性。但是传统的一阶带隙基准电路输出电压具有高温度系数和低电源抑制比的缺点，因此传统的一阶带隙基准电路在高精度系统中的应用受到了很大的限制。

技术实现要素：

本发明旨在解决以上现有技术的问题。提出了一种无双极晶体管的高阶温度补偿带隙基准参考电路。本发明的技术方案如下：

一种无双极晶体管的高阶温度补偿带隙基准参考电路，包括一阶带隙基准电路，其还包括前调整器电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路以及启动电路，其中，所述前调整器电路的电压信号输出端分别接所述的一阶带隙基准电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路的工作电源电压输入端，所述一阶带隙基准电路的信号输出端分别接所述前调整器电路、低温区域温度分段补偿电路以及高温区域温度分段补偿电路的信号输入端，所述启动电路的电压信号输入端还连接带隙基准的输出端，所述启动电路的信号输出端分别接所述前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路以及高温区域温度分段补偿电路的启动信号输入端；

所述启动电路为所述前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路以及高温区域温度分段补偿电路提供启动信号；所述前调整器电路用于提高带隙基准电路输出电压的电源抑制比，所述一阶带隙基准电路将亚阈值区NMOS管栅-源电压产生的负温度系数电压V_CTAT以及两个工作在亚阈值区NMOS管栅-源电压之差产生的正温度系数电压V_PTAT进行加权，且在参考温度T₀处获得低温度系数的一阶带隙基准电压，所述低温区域温度分段补偿电路在低温区域产生两个具有温度分段特性的电压(即V_NL1及V_NL2)，其中，当温度T大于等于参考温度T_r1(其中T_r1<T₀)时V_NL1＝0，当温度T大于等于参考温度T_r2(其中T_r2<T_r1<T₀)时V_NL2＝0，所述高温区域温度分段补偿电路在高温区域产生两个具有温度分段特性的电压(即V_NL3及V_NL4)，其中，当温度T小于等于参考温度T_r3(其中T_r3>T₀)时V_NL3＝0，当温度T小于等于参考温度T_r4(其中T_r4>T_r3>T₀)时V_NL4＝0，且温度分段特性电压V_NL1、V_NL2、V_NL3及V_NL4对所述一阶带隙基准电路产生的一阶带隙基准电压进行高阶温度补偿，从而获得高阶温度补偿的带隙参考电压。

进一步的，所述前调整器电路包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源极分别与PMOS管M33的源极以及外部电源VDD相连，PMOS管M32的栅极分别与PMOS管M32的漏极、PMOS管M33的栅极、NMOS管M34的漏极以及NMOS管Ms6的漏极相连，NMOS管M34的源极分别与NMOS管M35的源极、NMOS管M36的源极、NMOS管M37的源极以及外部地线GND相连，NMOS管M34的栅极分别与NMOS管M35的栅极、NMOS管M36的栅极、NMOS管M36的漏极以及PMOS管M39的漏极相连，NMOS管M37的栅极分别与PMOS管M38的漏极以及NMOS管M35的漏极相连，NMOS管M37的漏极分别与PMOS管M33的漏极、PMOS管M38的源极、PMOS管M39的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极、PMOS管M16的源极、PMOS管M17的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M30的源极以及PMOS管M31的源极相连。

进一步的，所述低温区域温度分段补偿电路包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏极分别与NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M9的漏极以及NMOS管M10的漏极相连，PMOS管M7的漏极分别与NMOS管M10的栅极、NMOS管M11的栅极以及NMOS管M11的漏极相连，NMOS管M8的源极分别与NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极、NMOS管M12的源极、NMOS管M13的源极、NMOS管M14的源极、NMOS管M15的源极以及外部地线GND相连，PMOS管M16的漏极分别与NMOS管M12的栅极、NMOS管M13的栅极、NMOS管M13的漏极以及NMOS管M14的漏极相连，PMOS管M17的漏极分别与NMOS管M14的栅极、NMOS管M15的栅极以及NMOS管M15的漏极相连。

进一步的，所述高温区域温度分段补偿电路包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M23的漏极分别与NMOS管M19的漏极、NMOS管M20的漏极、NMOS管M20的栅极以及NMOS管M21的栅极相连，NMOS管M18的源极分别与NMOS管M19的源极、NMOS管M20的源极、NMOS管M21的源极、NMOS管M24的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极以及外部地线GND相连，PMOS管M28的漏极分别与NMOS管M24的漏极、NMOS管M24的栅极以及NMOS管M25的栅极相连，PMOS管M29的漏极分别与NMOS管M25的漏极、NMOS管M26的漏极、NMOS管M26的栅极以及NMOS管M27的栅极相连。

进一步的，所述启动电路包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms3的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms6的栅极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极、NMOS管Ms6的源极以及外部地线GND相连。

进一步的，所述低温区域温度分段补偿电路中PMOS管M6沟道宽长比是PMOS管M5沟道宽长的K₁倍，PMOS管M7沟道宽长比是PMOS管M4沟道宽长比的K₂倍，NMOS管M10与NMOS管M11具有相同的沟道宽长比，NMOS管M8沟道宽长比是NMOS管M9沟道宽长比的K₃倍，NMOS管M8的漏极电流I₈为式中，T_r1为参考温度，且T_r1＜T₀，PMOS管M16沟道宽长比是PMOS管M5沟道宽长比的K₄倍，PMOS管M17沟道宽长比是PMOS管M4沟道宽长比的K₅倍，NMOS管M14与NMOS管M15具有相同的沟道宽长比，NMOS管M12沟道宽长比是NMOS管M13沟道宽长比的K₆倍，NMOS管M12的漏极电流I₁₂为

式中，T_r2为参考温度，且T_r2＜T_r1。

进一步的，所述高温区域温度分段补偿电路中PMOS管M22沟道宽长比是PMOS管M5沟道宽长比的K₇倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M23沟道宽长比是PMOS管M4沟道宽长比的K₈倍，NMOS管M21沟道宽长比是NMOS管M20沟道宽长比的K₉倍，NMOS管M21的漏极电流I₂₁为

式中，T_r3是参考温度，且T_r3＞T₀，PMOS管M28沟道宽长比是PMOS管M5沟道宽长比的K₁₀倍，NMOS管M24与NMOS管M25具有相同的沟道宽长比，PMOS管M29沟道宽长比是PMOS管M4沟道宽长比的K₁₁倍，NMOS管M27沟道宽长比是NMOS管M26沟道宽长比的K₁₂倍，NMOS管M27的漏极电流I₂₇为

式中，T_r4为参考温度，且T_r4＞T_r3。

进一步的，所述输出电压V_REF为

V_REF＝V_CTAT+V_PTAT-V_NL1-V_NL2-V_NL3-V_NL4

其中，V_CTAT为具有负温度系数电压，

V_PTAT为具有正温度系数电压，

V_NL1为低温区具有温度分段特性电压，

V_NL2为低温区具有温度分段特性电压，

V_NL3为高温区具有温度分段特性的电压，

V_NL4为高温区具有温度分段特性的电压，

进一步的，所述启动电路只在带隙基准参考电路上电时发挥作用，当带隙基准参考电路启动完成后，启动电路停止工作。

本发明的优点及有益效果如下：

本发明通过提供一种无双极晶体管的高阶温度补偿带隙基准参考电路，采用工作在亚阈值区的NMOS管M1栅-源电压V_GS1产生负温度系数电压V_CTAT，两个工作在亚阈值区NMOS管(即NMOS管M1、NMOS管M2)栅-源电压之差值ΔV_GS产生正温度系数电压V_PTAT，负温度系数电压V_CTAT与正温度系数电压V_PTAT通过加权产生一阶带隙基准参考电压，并在低温区域采用温度分段补偿电压V_NL1及V_NL2来补偿带隙基准参考电压低温区的温度高阶非线性，在高温区域采用温度分段补偿电压V_NL3及V_NL3来补偿带隙基准参考电压高温区的温度高阶非线性，从而获得低温漂的带隙基准参考电压V_REF，同时采用调整器技术，前调整器电路的输出电压为一阶带隙基准电路、低温区温度分段补偿电路及高温区温度分段补偿电路的工作电源电压，从而能够在提升电源抑制比的同时大大降低温度系数，使得输出参考电压具有高精度和高稳定性的特点。

附图说明

图1是传统的一阶带隙基准电路原理图；

图2为本发明提供优选实施例的无双极晶体管的高阶温度补偿带隙基准参考电路的结构图；

图3为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的电路图；

图4为一阶带隙基准电路产生的负温度系数电压V_CTAT和正温度系数电压V_PTAT加权获得的一阶带隙基准电压的曲线示意图；

图5为引入低温区域温度分段补偿电压以及高温区域温度分段电压补偿后带隙基准电路输出电压的曲线示意图；

图6为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压温度特性仿真图；

图7为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路输出电压的电源抑制比仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是，

本申请实施例中一阶带隙基准利用工作在亚阈值区的NMOS管实现，并在低温区域采用温度分段补偿电压V_NL1及温度分段补偿电压V_NL2来补偿带隙基准电压低温区的高阶非线性，在高温区域采用温度分段补偿电压V_NL3及温度分段补偿电压V_NL4来补偿带隙基准电压高温区的高阶非线性，以此有效地降低基准电压的温度系数，并采用前调整器技术，提高输出电压的电源抑制比，从而得到高精度、高稳定性的基准电压。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。

实施例

一种无双极晶体管的高阶温度补偿带隙基准参考电路，如图2所示，包括前调整器电路1、一阶带隙基准电路2、低温区域温度分段补偿电路3、高温区域温度分段补偿电路4和启动电路5；

其中所述前调整器电路1的电压信号输出端分别接所述的一阶带隙基准电路2、低温区域温度分段补偿电路3、高温区域温度分段补偿电路4的工作电源电压输入端，所述一阶带隙基准电路2的信号输出端分别接所述前调整器电路1、低温区域温度分段补偿电路2以及高温区域温度分段补偿电路3的信号输入端，所述一阶带隙基准电路2的输出电压(电压V_CTAT、电压V_PTAT)与所述低温度区域温度分段补偿电路3的输出电压(电压V_NL1、电压V_NL2)以及所述高温度区域温度分段补偿电路4的输出电压(电压V_NL3、电压V_NL4)加权获得带隙基准输出电压V_REF，所述带隙基准输出电压V_REF接所述启动电路5的电压信号输入端，所述启动电路5的信号输出端分别接所述前调整器电路1、一阶带隙基准电路2、低温区域温度分段补偿电路3以及高温区域温度分段补偿电路4的启动信号输入端；

所述前调整器电路1对外部电源电压噪声进行抑制，使得带隙基准电路具有较高的电源抑制比，所述前调整器电路1的输出电压V_REG作为所述一阶带隙基准电路2、所述低温区域温度分段补偿电路3以及所述高温区域温度分段补偿电路4的工作电源电压，所述启动电路5使得带隙基准参考电路正常工作并产生带隙基准电压输出，所述一阶带隙基准电路2产生正温度系数电压V_PTAT和负温度系数电压V_CTAT，同时将电压V_PTAT和电压V_CTAT加权产生低温度系数的带隙基准电压V_REF，所述低温区域温度分段补偿电路2产生低温区具有温度分段特性的电压V_NL1及电压V_NL2，所述高温区域温度分段补偿电路4产生高温区具有温度分段特性的电压V_NL3及V_NL4，所述低温区域温度分段补偿电路3以及高温区域温度分段补偿电路4用于对所述一阶带隙基准电路2进行高阶温度补偿，即：在低温区域从一阶带隙基准电路2产生的一阶带隙基准电压中抽取除具有温度分段特性的电压V_NL1及电压V_NL2，在高温区域从一阶带隙基准电路2产生的一阶带隙基准电压中抽取除具有温度分段特性的电压V_NL3及电压V_NL4。

启动电路1只在带隙基准参考电路上电时发挥作用，当带隙基准参考电路启动完成后，启动电路1停止工作，避免了启动电路1对后面电路的影响。

作为一种优选的技术方案，如图3所示，所述的前调整器电路1包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源极分别与PMOS管M33的源极以及外部电源VDD相连，PMOS管M32的栅极分别与PMOS管M32的漏极、PMOS管M33的栅极、NMOS管M34的漏极以及NMOS管Ms6的漏极相连，NMOS管M34的源极分别与NMOS管M35的源极、NMOS管M36的源极、NMOS管M37的源极以及外部地线GND相连，NMOS管M34的栅极分别与NMOS管M35的栅极、NMOS管M36的栅极、NMOS管M36的漏极以及PMOS管M39的漏极相连，NMOS管M37的栅极分别与PMOS管M38的漏极以及NMOS管M35的漏极相连，NMOS管M37的漏极分别与PMOS管M33的漏极、PMOS管M38的源极、PMOS管M39的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极、PMOS管M16的源极、PMOS管M17的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M30的源极以及PMOS管M31的源极相连；

所述一阶带隙基准电路2包括：NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M30、PMOS管M31、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、误差放大器A1以及误差放大器A2，其中PMOS管M3的漏极分别与误差放大器A1的反向输入端、NMOS管M1的栅极以及电阻R1的一端相连，电阻R1的另一端与NMOS管M1的漏极相连，PMOS管M3的栅极分别与PMOS管M4的栅极、PMOS管M39的栅极、PMOS管M7的栅极、PMOS管M17的栅极、PMOS管M23的栅极、PMOS管M29的栅极、PMOS管M31的栅极、NMOS管Ms4的漏极以及误差放大器A1的输出端相连，PMOS管M4的漏极分别与PMOS管M38的栅极、误差放大器A1的正向输入端、误差放大器A2的反向输入端以及电阻R2的一端相连，电阻R2的另一端分别与NMOS管M2的栅极以及NMOS管M2的漏极相连，PMOS管M5的栅极分别与误差放大器A2的输出端、PMOS管M6的栅极、PMOS管M16的栅极、PMOS管M22的栅极、PMOS管M28的栅极、PMOS管M30的栅极以及NMOS管Ms5的漏极相连，PMOS管M5的漏极分别与误差放大器A2的正向输入端以及电阻R3的一端相连，电阻R3的另一端分别与NMOS管M1的源极、NMOS管M2的源极以及外部地线GND相连，PMOS管M30的漏极分别PMOS管M31的漏极、NMOS管M27的漏极、NMOS管Ms3的栅极、输出端V_REF以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M8的漏极、NMOS管M12的漏极、NMOS管M21的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地线GND相连；

所述低温区域温度分段补偿电路3包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏极分别与NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M9的漏极以及NMOS管M10的漏极相连，PMOS管M7的漏极分别与NMOS管M10的栅极、NMOS管M11的栅极以及NMOS管M11的漏极相连，NMOS管M8的源极分别与NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极、NMOS管M12的源极、NMOS管M13的源极、NMOS管M14的源极、NMOS管M15的源极以及外部地线GND相连，PMOS管M16的漏极分别与NMOS管M12的栅极、NMOS管M13的栅极、NMOS管M13的漏极以及NMOS管M14的漏极相连，PMOS管M17的漏极分别与NMOS管M14的栅极、NMOS管M15的栅极以及NMOS管M15的漏极相连；

所述高温区域温度分段补偿电路4包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M23的漏极分别与NMOS管M19的漏极、NMOS管M20的漏极、NMOS管M20的栅极以及NMOS管M21的栅极相连，NMOS管M18的源极分别与NMOS管M19的源极、NMOS管M20的源极、NMOS管M21的源极、NMOS管M24的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极以及外部地线GND相连，PMOS管M28的漏极分别与NMOS管M24的漏极、NMOS管M24的栅极以及NMOS管M25的栅极相连，PMOS管M29的漏极分别与NMOS管M25的漏极、NMOS管M26的漏极、NMOS管M26的栅极以及NMOS管M27的栅极相连；

所述启动电路5包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms3的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms6的栅极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极、NMOS管Ms6的源极以及外部地线GND相连。

所述一阶带隙基准电路中误差放大器A1和误差放大器A2是现有技术。

所述一阶带隙基准电路中，NMOS管M1和NMOS管M2工作在亚阈值区。事实上，当NMOS管的漏-源电压V_DS大于200mV时，工作在亚阈值区的NMOS管的漏极电流I_D为：

式中C_ox是单位面积栅氧化层电容，μ_n是电子迁移率，n是斜坡因子，q是电子电荷，k是玻尔兹曼常数，T是绝对温度，W是MOS管的沟道宽度，L是MOS管的沟道长度，V_GS是MOS管的栅-源电压，V_TH是MOS管的阈值电压，其中电子迁移率μ_n具有温度特性，具有温度特性电子迁移率μ_n(T)为:

式中T₀是参考温度，μ_n(T₀)是参考温度T₀时的电子迁移率，m是工艺常数，且1<m<2。工作在亚阈值区NMOS管的栅-源电压V_GS为：

亚阈值区NMOS管的栅-源电压V_GS＜V_TH，则

忽略NMOS管M1漏极电流I₁的温度特性，则NMOS管M1的栅-源电压V_GS1的温度特性为：

式中，I₁为NMOS管M1管的漏极电流，(W/L)₁为NMOS管M1管的沟道宽长比。事实上，NMOS管的阈值电压V_TH具有负温度系数，即工艺常数m具有1<m<2，由式(4)以及式(5)可知V_GS1具有负温度特性，即PMOS管M3与PMOS管M4具有相同的沟道宽长比，误差放大器A1使得节点A与节点B具有相同电压，则NMOS管M1与NMOS管M2具有相同的沟道电流。NMOS管M2沟道宽长比是NMOS管M1沟道宽长比的N倍，NMOS管M1的漏-源电压以及NMOS管M2的漏-源电压均大于200mV，则NMOS管M1的栅-源电压V_GS1与NMOS管M2的栅-源电压V_GS2之差ΔV_GS为：

由式(6)可知，工作在亚阈值区的两个MOS管的栅-源电压之差ΔV_GS具有正温度特性。运算放大器A1使得运算放大器输入节点A的电压V_A等于输入节点B的电压V_B，即V_A＝V_B＝V_GS1，则PMOS管M4的漏极电流I₄为：

式中R₂是电阻R2的阻值，且所有电阻采用相同材料。PMOS管M31与PMOS管M4具有相同的沟道宽长比，则PMOS管M31的漏极电流I₃₁有I₃₁＝I₄，且在电阻R4以及电阻R5上产生的电压降V_PTAT为：

式中R₄与R₅分别是电阻R4和电阻R5的阻值。由式(7)可知电压V_PTAT具有正温度特性。运算放大器A2使得运算放大器输入节点B的电压V_B等于输入节点C的电压V_C，即V_C＝V_B＝V_GS1，则PMOS管M5的漏极电流I₅为：

式中R₃是电阻R3的阻值。PMOS管M30与PMOS管M5具有相同的沟道宽长比，因而PMOS管M30的漏极电流I₃₀有I₃₀＝I₅，且在电阻R4及电阻R5上产生的电压降V_CTAT为：

由式(5)及式(10)可知电压V_CTAT具有负温度特性。

本发明为补偿低温区域输出电压V_REF的温度非线性项，采用低温区域温度分段补偿电路3。PMOS管M6沟道宽长比是PMOS管M5沟道宽长比的K₁倍，则PMOS管M6的漏极电流I₆为：

PMOS管M7沟道宽长比是PMOS管M4沟道宽长比的K₂倍，NMOS管M10与NMOS管M11具有相同的沟道宽长比，则NMOS管M10的漏极电流I₁₀为：

NMOS管M8沟道宽长比是NMOS管M9沟道宽长比的K₃倍，则NMOS管M8的漏极电流I₈有I₈＝K₃(I₆-I₁₀)。由式(11)和式(12)可知，在温度T大于参考温度T_r1(其中T_r1＜T₀)范围内，通过优化参数K₁和K₂有I₈＝0，因而NMOS管M8的漏极电流I₈为：

同理，PMOS管M16沟道宽长比是PMOS管M5沟道宽长比的K₄倍，PMOS管M17沟道宽长比是PMOS管M4沟道宽长比的K₅倍，NMOS管M14与NMOS管M15具有相同的沟道宽长比，NMOS管M12沟道宽长比是NMOS管M13沟道宽长比的K₆倍，则在参考温度T_r2(其中T_r2＜T_r1)处，通过优化参数K₄与K₅，NMOS管M12的漏极电流I₁₂为：

本发明为补偿高温区域输出电压V_REF的温度非线性项，采用高温区域温度分段补偿电路4。PMOS管M22沟道宽长比是PMOS管M5沟道宽长比的K₇倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M23沟道宽长比是PMOS管M4沟道宽长比的K₈倍，NMOS管M21沟道宽长比是NMOS管M20沟道宽长比的K₉倍，则在参考温度T_r3(其中T_r3＞T₀)处，通过优化参数K₇与K₈，NMOS管M21的漏极电流I₂₁为：

PMOS管M28沟道宽长比是PMOS管M5沟道宽长比的K₁₀倍，NMOS管M24与NMOS管M25具有相同的沟道宽长比，PMOS管M29沟道宽长比是PMOS管M4沟道宽长比的K₁₁倍，NMOS管M27沟道宽长比是NMOS管M26沟道宽长比的K₁₂倍，则在参考温度T_r4(其中T_r4＞T_r3)处，通过优化参数K₁₀与K₁₁，NMOS管M27的漏极电流I₂₇为：

由式(1)-式(16)可知，带隙基准参考电路的输出电压V_REF为：

V_REF＝V_CTAT+V_PTAT-V_NL1-V_NL2-V_NL3-V_NL4 (17)

其中，

由式(8)、式(10)、式(17)-式(21)可知，本发明的带隙基准电路的输出电压V_REF的温度特性曲线可分为五个区域，其曲线图如图5所示：

区域1，温度T大于参考温度T_r1且小于参考温度T_r3，即T_r1＜T＜T_r3。在该区域中V_NL1、V_NL2、V_NL3、V_NL4均为可忽略的小，带隙基准参考电路的输出电压V_REF主要由V_PTAT和V_CTAT贡献，带隙基准参考电路的输出电压V_REF为：

V_REF＝V_CTAT+V_PTAT (22)

区域2，温度T大于参考温度T_r2且小于参考温度T_r1，即T_r2＜T＜T_r1。在该区域中V_NL2、V_NL3、V_NL4均为可忽略的小，带隙基准参考电路的输出电压V_REF主要由V_PTAT、V_CTAT及V_NL1贡献，带隙基准参考电路的输出电压V_REF为：

V_REF＝V_CTAT+V_PTAT-V_NL1 (31)

区域3，温度T小于参考温度T_r2，即T＜T_r2。在该区域中V_NL3、V_NL4均为可忽略的小，带隙基准参考电路的输出电压V_REF主要由V_PTAT、V_CTAT、V_NL1及V_NL2贡献，带隙基准参考电路的输出电压V_REF为：

V_REF＝V_CTAT+V_PTAT-V_NL1-V_NL2 (32)

区域4，温度T大于参考温度T_r3且小于参考温度T_r4，即T_r3＜T＜T_r4。在该区域中V_NL1、V_NL2、V_NL4均为可忽略的小，带隙基准参考电路的输出电压V_REF主要由V_PTAT、V_CTAT及V_NL3贡献，带隙基准参考电路的输出电压V_REF为：

V_REF＝V_CTAT+V_PTAT-V_NL3 (33)

区域5，温度T大于参考温度T_r4，即T＞T_r4。在该区域中V_NL1、V_NL2均为可忽略的小，带隙基准参考电路的输出电压V_REF主要由V_PTAT、V_CTAT、V_NL3及V_NL4贡献，带隙基准参考电路的输出电压V_REF为：

V_REF＝V_CTAT+V_PTAT-V_NL3-V_NL4 (34)

图6为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压V_REF的温度特性仿真曲线，其中横坐标为温度，纵坐标为带隙基准的输出电压。仿真结果显示，在-30℃～125℃的温度范围内，该无双极晶体管的高阶温度补偿带隙基准参考电路输出电压V_REF的温度系数为1.48ppm/℃。

为提高带隙基准参考电路输出电压的电源抑制比，本发明采用了前调整器电路1，前调整器电路1的输出电压V_REG为一阶带隙基准电路2、低温区域温度分段补偿电路3、高温区域温度分段补偿电路4提供工作电压。采用前调整器电路1提高带隙基准输出电压的电源抑制比的原理为：当电源电压VDD中存在纹波电压v_dd时，会引起PMOS管M33的漏极同样出现纹波电压v_reg，纹波电压v_reg会引起PMOS管M4的栅极和漏极分别产生波动电压v_d和v_b，波动电压v_d与波动电压v_b分别输入由NMOS管M35、NMOS管M36、PMOS管M38以及PMOS管M39构成的差分放大器的输入端(即波动电压v_d输入PMOS管M39的栅极，波动电压v_b输入PMOS管M38的栅极)经放大后输出至NMOS管M37的栅极，并通过NMOS管M37抑制PMOS管M33漏极电压的变化，从而有效地抑制了外部电源电压VDD的变化，提高了带隙基准输出电压的电源抑制比。

图7为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压V_REF的电源抑制比仿真曲线，其中横坐标为频率，纵坐标为带隙基准输出电压的电源抑制比。仿真结果显示，在1Hz～1GHz的频率范围内，本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压在1Hz、100Hz、100kHz、1MHz频率处，其电源抑制比分别达到了-104.54dB、-104.54dB、-80.03dB、-32.2dB。

本申请的上述实施例中，通过提供一种无双极晶体管的高阶温度补偿带隙基准参考电路，包括前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路和启动电路。本申请实施例一阶带隙基准利用工作在亚阈值区的NMOS管实现，并采用温度分段补偿技术分别将低温区域的两个温度分段补偿电压(V_NL11和V_NL2)以及高温区域的两个温度分段补偿电压(V_NL3和V_NL4)从带隙基准电路的输出电压中抽去除，从而得到高阶温度补偿的基准电压V_REF，采用该技术能够有效地降低基准电压的温度系数；本发明还采用前调整器技术，即在带隙基准电路中加入前调整器电路1，并将前调整器电路1的输出电压V_REG作为一阶带隙基准电路2、低温区域温度分段补偿电路3以及高温区域温度分段补偿电路4的工作电源电压，采用该技术能够有效地提高基准电压的电源抑制比，从而得到高电源抑制比的带隙基准参考电路。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。