基于CPLD的开关量采集装置的制作方法

本发明涉及电力技术领域，主要用于电气自动化设备开关量信号采集，为电气自动化设备常用装置。

背景技术：

对于电力自动化领域,常有采集多路开关量的。信号直接传送方式是使用信号的有或者无来代表信号的有效性和无效性。这种方式有一个明显的缺点：当信号路径中断时，信号的接收端将无法确定信号的状态。而使用复杂可编程逻辑器件cpld可方便地实现高可靠性的有线实时数据传输。在发送端，需要传送的数据先通过cpu编码后，由光纤、电缆等有线网络发送；在接收端，经过前端接收调整电路后的信号送入cpld，由解码电路解码后输出到cpu。解码电路同时还对接收到的数据进行滤波，滤除毛刺，从而保证输出的数据真实可靠。

为了更好地兼容电气自动化设备，采用基于cpld技术的开关量信号采样控制板，可以很好的解决设备的扩容需求。

技术实现要素：

本发明的目的是克服现有技术上的不足，提出基于cpld的开关量采集装置填补了国内外相关技术领域的空白。

本发明的技术方案如下：

一种基于cpld的开关量采集装置，包括多个开关量输入端、多个光电耦合器、与光电耦合器对应的多个总线驱动器、cpld、cpu、rs232收发器、rs485收发器；其特征为：

每一光电耦合器从与其对应连接的开关量输入端中获取开关量的开断信号，将开关量开断信号转换成5v电平信号，送入到对应连接的总线驱动器中；

每一总线驱动器从对应连接的光电耦合器中获取转换后的5v电平信号，并将所述5v电平信号转换成3.3v电平信号后送入到cpld中；

所述cpld接收各个总线驱动器上送的3.3v电平信号，将各电平信号转换成二进制开关量数据信息，然后将所述开关量数据信息保存到cpld的寄存器中；

所述cpu把开关量数据信息通过并行总线(数据总线db[15:0]、地址总线ad[25:23]、nrd读使能信号、ncs0片选信号)从cpld中读入到cpu中。

所述cpu通过所集成的uart0以cmos电平输出开关量数据信息，然后再通过与之连接的rs232收发器将cmos电平转换成rs232电平信号，将开关量数据信息传输给主机。主机将收到的二进制数据信息解码生成开关量数据信息。

所述cpu通过所集成的uart1以cmos电平输出开关量数据信息，然后再通过与之连接的rs485收发器将cmos电平转换成rs485差分信号，将开关量数据信息传输给主机。

本发明进一步包括以下优选方案：

所述光电耦合器通过将开关量开断信号转换为5v电平信号，把5v电平信号通过总线驱动器转换为3.3v电平接入cpld。

所述cpu通过16位并行总线(数据总线db[15:0]、地址总线ad[25:23]、nrd读使能信号、ncs0片选信号)读取cpld中数据信息。

本发明的技术效果如下：

1.基于cpld的开关量信号采集装置采用rs485或rs232通信模式，可实现高可靠性的有线实时数据传输，具有实时性好、可控性高、组织灵活。可有效的节省pcb板空间和成本。

2.板卡采用插拔式结构。

3.基于cpld的开关量信号采集装置对于电气自动化设备容量的扩展非常便利，每个采样控制板最多可扩展80路，超过80路只需增加采样控制板即可。

附图说明

摘要附图是本发明基于cpld的开关量采集装置的结构示意图；

图1是本发明基于cpld的开关量采集装置的结构框图。

图2是数据传输模型图。

图3是rs232收发器示意图。

图4是rs485收发器示意图。

图5是开关量采集前端电路图。

图6是cpu和cpld之间的数据访问时序图。

其中u1、...、u20表示20个非门变换器；u21～u30为电压变换器芯片；u31为cpld、u32为cpu控制器、u33为rs232收发器、u34为rs485收发器。

具体实施方式

下面结合说明书如图，通过具体实例对本发明的技术方案作进一步详细说明。

本发明提出了一种基于cpld技术的开关量信号采样控制板。采样控制板的工作原理是：非门的输入端从前端的开关装置、光电耦合器变成0-5v电平信号，经rc滤波、下拉电阻获得电压信号，非门将信号取反，该数字量信号经过电压变换后变为0-3.3v电平信号，经cpld对每个通道的数字信号进行解码及滤波，通过并行总线与cpu通信，cpu通过rs232收发器和rs485收发器编码，达到高可靠性的有线实时数据传输，从而实现开关量信息的采集。

该采样板由非门，电压变换器、cpld、cpu、rs485收发器、rs232收发器组成，所有元器件焊装在一块pcb板上。

该采样板原理如图1所示，非门u1～u20、电压变换器u21～u30，cpld芯片u31、cpu芯片u32、rs232收发器u33、rs485收发器u34。u1～u20至u21～u30表示，把0-+5v的数字电平信号去反，变为0与+3.3v之间数字电平信号，cpld对每路数字信号进行解码和滤波，cpu通过数据总线从cpld读取开关量信号数据，cpu通过rs485和rs232对开关量信号数据进行编码，把数据发送出去，达到高可靠性的有线实时数据传输，从而实现开关量信息的采集。

数据传输模型如图2所示，由电压变换器处理过的开关量信号数据以“并行数据”传输方式与cpld芯片相连，通过cpld芯片解码滤波后，再以“并行数据”传输方式与cpu相连，经cpu编码后，通过rs232收发器和rs485收发器以“串行数据”方式发送出去，从而实现高可靠性的有线实时数据传输。

rs232收发器示意如图3所示，它的功能是将cpu输出的cmos电平信号转换为rs232电平信号，使其能够和上位机(或主控板)通讯，通过串口数据的通信，实现开关量信号数据的可靠采集。

rs485收发器示意如图4所示，它的功能是将cpu输出的cmos电平信号转换为rs485差分信号，使其能够和上位机(或主控板)通讯，差分数据的传输使信号增强了抗干扰性，提高了传输距离，从而实现开关量信号数据的可靠传输及采集。

开关量采集前端电路如图5所示，它的主要功能是硬件隔离及滤波，tlp521光耦隔离芯片将系统与外界隔离，隔离后经过由电阻电容组成的滤波电路，然后再接入采样控制板。通过光耦滤波前端电路，极大的增强了系统抗共模和差模干扰的能力，对于浪涌脉冲群干扰能够有效抑制。

cpu和cpld之间的时序如图6所示，cpld作为存储器被访问，当cpu采集开关量信号时，cpu通过程序指令，发出片选ncs0和地址信号a25-a23及读使能nrd信号，将cpld存储器地址信息输出到ad[25:23]上，并使ncs0变低电平，等待信号建立并稳定后，发出读信号(经nrd拉低)，然后cpld读取地址总线对应的开入端口数据，并将端口数据输出到数据总线db[15:0]上，cpu读取开关量数据后，再将nrd拉高，读取结束后，片选和地址信号(将ncs0置高，ad[25:23]置为高阻)，一次读信号结束。

申请人结合说明书附图对本发明的实施例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。