低压差线性稳压器电路的制作方法

1.本发明涉及线性调整器技术领域，更具体地涉及一种低压差线性稳压器电路。


背景技术：

2.在现代的电子产品中，芯片已成为不可缺少的核心元件，特别是随着集成电路制造工艺越来越先进，和人类追求在尽可能有限的芯片面积集成更复杂功能的愿望，催生了一种称为片上系统(system on chip，soc)的小型系统芯片，该类型soc芯片通常包括微处理器mcu、模拟ip核、数字ip核、嵌入的存储器模块、外部进行通讯的接口模块、电源提供的功耗管理模块。在实际芯片设计中，soc芯片内部常常根据面积、速度、功耗三者关系的需求会采用不同耐压的器件(如1v\1.5v\1.8v\3.3v\5v等)去实现，那就需要对应电源电压对其进行供电。
3.便携类电子产品大多以锂电池作为其外围电源供电，锂电池的电压范围在2.6v～3.6v，显然不能给低电压模块直接供电，那就需要在soc芯片内部设计不同的电源电压给相关模块供电，而低压差线性稳压器(low dropout regulator，ldo)因其具有结构简单、静态功耗小、输出电压纹波小等特点，因此常被用于移动消费类电子设备芯片的片内电源管理。
4.传统的ldo电路为了保证能够顺利启动，一般会采用源极跟随器加ldo电路来向后级电路元件综合供电，当供电电压较低时，ldo电路中的带隙基准电路尚未产生足够的偏置电流前采用源极跟随器向后级电路供电，当供电电源增大到使得带隙基准电路能够产生足够的偏置电流后ldo电路开启，自动切换为ldo电路输出供电。但是，由于源极跟随器电路供电时会损失一个阈值电压的余量，因此传统的方案中在切换为ldo电路供电之前输出电压一般会比较低，而供电电压的不足又会导致后级电路中的一些元件无法正常工作，降低了系统的稳定性。


技术实现要素：

5.有鉴于此，本发明的目的在于提供一种低压差线性稳压器电路，其在低压启动过程中能够使得输出电压基本保持等于输入电压的状态，从而大大提高了启动过程中的输出电压，提高系统的稳定性。
6.根据本发明实施例，提供了一种低压差线性稳压器电路，包括：源极跟随器，连接于输入节点和输出节点之间，其被配置为在所述输入节点处的输入电压低于第一阈值电压的情况下，基于所述输入节点处的输入电压在所述输出节点处得到第一输出电压；低压差稳压器，其包括电压调整管和误差放大器，其被配置为在所述输出节点处的电压高于第二阈值电压的情况下，基于基准电压和反馈电压调节所述输出节点处的电压，以在所述输出节点得到第二输出电压；以及低压启动电路，其被配置为在所述输入电压高于所述第一阈值电压，且所述输出节点处的电压低于所述第二阈值电压的情况下，将所述低压差稳压器中的电压调整管完全导通。
7.可选的，所述低压差稳压器还包括带隙基准电路，所述电压调整管具有被配置为
接收控制信号的控制端子和耦合至输出节点的输出端子；所述误差放大器被配置为基于所述输出电压的反馈电压与基准电压调制所述控制信号，以使得所述输出节点处的电压被调节；所述带隙基准电路被配置为基于所述输出节点处的输出电压产生所述基准电压和所述误差放大器的偏置电流，并且所述偏置电流的大小与所述输出节点处的电压相匹配。
8.可选的，所述低压启动电路包括：低压控制模块，其供电端与所述输出节点连接，输入端与所述带隙基准电路产生的偏置电流连接，被配置为将所述偏置电流与设定阈值进行比较，根据比较结果产生下拉控制信号；以及下拉模块，其连接于所述电压调整管的控制端子和地之间，控制端与所述下拉控制信号，其被配置为根据所述下拉控制信号将所述电压调整管的控制信号拉低。
9.可选的，所述低压控制模块包括：依次连接于所述输出节点和地之间的第四pmos晶体管和第一nmos晶体管，所述第四pmos晶体管和所述第一nmos晶体管的公共端用于输出所述下拉控制信号；以及依次连接于所述输出节点和地之间的第三pmos晶体管和第四电阻，所述第三pmos晶体管和所述第四电阻的公共端与所述第四pmos晶体管和所述第一nmos晶体管的控制端子连接，所述第三pmos晶体管通过镜像的方式获得所述偏置电流。
10.可选的，所述下拉模块包括：依次连接于所述电压调整管的控制端子和地之间的第三电阻和第十nmos晶体管，且所述第十nmos晶体管的控制端子与所述下拉控制信号连接。
11.可选的，当所述偏置电流表征所述输出电压低于所述第二阈值电压时，所述第一nmos晶体管关断，所述第四pmos晶体管导通，所述下拉控制信号为高电平，以将所述第十nmos晶体管导通；当所述偏置电流表征所述输出电压高于所述第二阈值电压时，所述第一nmos晶体管导通，所述第四pmos晶体管关断，所述下拉控制信号为低电平，以将所述第十nmos晶体管关断。
12.可选的，所述源极跟随器包括：第七电阻，其第一端与所述输入电压连接；齐纳二极管，其阴极与所述第七电阻的第二端连接，阳极与地连接；以及第九nmos晶体管，其第一端与所述输入电压连接，控制端子与所述第七电阻的第二端连接，第二端与所述输出节点连接。
13.可选的，当所述输入电压低于所述第一阈值电压时，所述第九nmos晶体管导通，根据所述输入电压在所述输出节点处得到第一输出电压；当所述输入电压高于所述第一阈值电压时，所述第九nmos晶体管关断。
14.可选的，所述带隙基准电路包括：依次连接于所述输出节点和地之间的第五pmos晶体管、第八pmos晶体管、第六电阻、第一双极性晶体管和第五电阻；依次连接于所述输出节点和地之间的第六pmos晶体管、第九pmos晶体管和第二双极性晶体管，所述第五pmos晶体管和所述第六pmos晶体管的控制端子与所述第六电阻的第一端连接，所述第八pmos晶体管和所述第九pmos晶体管的控制端子与所述第六电阻的第二端连接，所述第一双极性晶体管和所述第二双极性晶体管的控制端子与所述基准电压的输出端连接；第二nmos晶体管，连接于所述输出节点和所述基准电压的输出端之间，控制端子与所述第九pmos晶体管的第二端连接；以及依次连接于所述输出节点和地之间的第七pmos晶体管、第十pmos晶体管和第三nmos晶体管，所述第七pmos晶体管的控制端子与所述第五pmos晶体管的控制端子连接，所述第十pmos晶体管的控制端子与所述第八pmos晶体管的控制端子连接，所述第三
nmos晶体管通过镜像的方式向所述误差放大器提供所述偏置电流。
15.可选的，所述误差放大器包括：第五nmos晶体管和第六nmos晶体管，所述第五nmos晶体管的控制端子与所述基准电压连接，所述第六nmos晶体管的控制端子与所述反馈电压连接；第四nmos晶体管，其第一端与所述第五nmos晶体管和所述第六nmos晶体管的第二端连接，第二端接地，所述第四nmos晶体管通过镜像的方式获得所述偏置电流；以及第十一pmos晶体管和第十二pmos晶体管，所述第十一pmos晶体管连接于所述输入电压和所述第五nmos晶体管的第一端之间，所述第十二pmos晶体管连接于所述输入电压和所述第六nmos晶体管的第一端之间，所述第十一pmos晶体管和所述第十二pmos晶体管的控制端子与所述第十二pmos晶体管的第二端连接，且所述第十一pmos晶体管和所述第五nmos晶体管的公共端与所述电压调整管的控制端子连接。
16.可选的，所述误差放大器还包括：连接于所述第十一pmos晶体管和所述第五nmos晶体管之间的第七nmos晶体管；以及连接于所述第十二pmos晶体管和所述第六nmos晶体管之间的第八nmos晶体管，其中，所述第七nmos晶体管和所述第八nmos晶体管为高压钳位晶体管，且所述第七nmos晶体管和所述第八nmos晶体管的控制端子与所述输出节点连接。
17.可选的，所述低压差线性稳压器电路还包括：依次连接于所述输入电压和所述电压调整管之间的第一pmos晶体管和第二pmos晶体管，所述第一pmos晶体管和第二pmos晶体管为低压钳位晶体管。
18.综上所述，本发明实施例的低压差线性稳压器电路包括源极跟随器、低压差稳压器和低压启动电路。其中，源极跟随器用于在输入电压低于第一阈值电压的情况下，基于输入节点处的输入电压在输出节点处得到第一输出电压，低压差稳压器包括电压调整管和误差放大器，其用于在输出节点处的电压高于第二阈值电压的情况下，基于基准电压和反馈电压调节输出节点处的电压，以在输出节点得到第二输出电压，低压启动电路用于在输入电压高于第一阈值电压，且输出电压低于第二阈值电压的情况下，将电压调整管的栅极电压拉低，从而使得电压调整管基本完全导通，使得输出电压约等于输入电压，从而实现了提高启动过程中输出电压的电压值的目的，解决了现有的低压差线性稳压器电路在启动过程中输出电压过低的问题，有利于提高电路稳定性。
附图说明
19.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
20.图1示出根据本发明实施例的低压差线性稳压器电路的系统结构框图；
21.图2示出根据本发明实施例的低压差线性稳压器电路的电路示意图。
具体实施方式
22.以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
23.应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的
连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
24.在本技术中，电压调整管是工作在线性模式以提供电流路径的晶体管，包括选自双极晶体管或场效应晶体管的一种。电压调整管的输入端子和输出端子分别是电流路径上的高电位端和低电位端，控制端子用于接收驱动信号以控制电压调整管的压降。电压调整管可以为pmos(n-metal-oxide-semiconductor，p型金属氧化物半导体)晶体管或nmos(n-metal-oxide-semiconductor，n型金属氧化物半导体)晶体管。pmos晶体管的第一端子、第二端子和控制端子分别为源极、漏极和栅极，nmos晶体管的第一端子、第二端子和控制端子分别为漏极、源极和栅极。
25.以下结合附图和具体实施例，对本发明进行详细说明。
26.参照图1，图1示出了根据本发明实施例的低压差线性稳压器电路的系统结构框图，该低压差线性稳压器电路100包括源极跟随器110、低压差稳压器120和低压启动电路130。该低压差线性稳压器电路100被配置为支持在一种情况下(例如输入电压vin低于第一阈值电压的情况下)的操作以使得源极跟随器110能够根据输入电压vin得到输出电压vout为后级电路供电；并且支持在另一种情况下(例如输入电压vin高于第一阈值电压的情况下)的操作以通过低压差稳压器120向后级电路供电。低压差稳压器120包括带隙基准电路(voltage reference)121、误差放大器(error amplifier)122以及电压调整管mh3，电压调整管mh3具有耦合在输入电压vin与输出电压vout之间，并且被配置为向输出节点提供电流的源极-漏极电流路径。具体的，电压调整管mh3通过pmos晶体管实现，其源极耦合至输入电压vin节点，并且电压调整管mh3的漏极耦合至输出电压vout节点。电压调整管mh3的栅极端子被配置为接收控制信号pg，此信号作为电压调整管mh3的栅极电压，可以控制流过电压调整管mh3的电流。负载电容cl和负载电阻rl连接在输出电压vout节点和地之间。
27.误差放大器122具有正相输入端、反相输入端和输出端，其正相输入端用于接收输出电压vout的反馈电压vfb，反相输入端用于接收基准电压vref，其输出端与电压调整管mh3的栅极端子连接，以输出该控制信号pg。误差放大器122将反馈电压vfb与基准电压vref进行比较，当二者出现偏差时，误差放大器122将所述偏差放大后控制电压调整管mh3的源漏压降。在本实施例中，当输出电压vout降低时，反馈电压vfb与基准电压vref之间的电压差增大，使得施加到电压调整管mh3的控制端的电压增大，电压调整管mh3的第一端和第二端之间的导通电阻减小，电压调整管mh3两端的压降降低，从而使得低压差线性稳压器电路100的输出端的电压升高，使得输出电压vout恢复到正常水平。
28.在本发明的其他实施例中，低压差稳压器120还包括连接在输出电压vout节点和地之间的电阻反馈网络，误差放大器122根据所述电阻反馈网络提供的反馈电压vfb和基准电压vref之间的电压差产生所述控制信号pg。作为示例，低压差线性稳压器电路100包括串联连接在输出电压vout节点和地之间的电阻r1和电阻r2，电阻r1和电阻r2的中间节点用于提供输出电压vout的反馈电压vfb。
29.带隙基准电路121的供电端与源极跟随器110的输出连接，用于产生供误差放大器122正常工作的偏置电流和稳定的基准电压vref。在本实施例中，带隙基准电路121产生偏置电流和稳定的基准电压对输出电压vout的电压存在要求，当输出电压vout较低时，带隙基准电路121无法产生足够的偏置电流，因此本实施例的低压差线性稳压器电路100还包括
低压启动电路130，低压启动电路130用于在所述输出电压vout低于第二阈值电压的情况下，将电压调整管mh3的栅极电压拉低，从而使得电压调整管mh3基本完全导通，使得输出电压vout约等于输入电压vin，从而实现了提高启动过程中输出电压vout的电压值的目的。
30.具体的，低压启动电路130包括低压控制模块131和下拉模块132。下拉模块132的第一端与电压调整管mh3的栅极连接，第二端接地，控制端与低压控制模块131的输出连接以接收下拉控制信号pull，低压控制模块131的供电端与输出电压vout节点连接，输入端与带隙基准电路121产生的偏置电流ib连接，低压控制模块131用于将该偏置电流ib与设定阈值进行比较，根据比较结果判断输出电压vout目前的电位，继而控制下拉控制信号pull的高低电平状态。如前所述，带隙基准电路121产生的偏置电流ib的大小与输出电压vout的大小相关，当输出电压vout低于第二阈值电压时，偏置电流ib小于所述设定阈值，低压控制模块131提供高电平的下拉控制信号pull，以开启下拉模块132，以及当输出电压vout高于所述第二阈值电压时，偏置电流ib高于设定阈值，低压控制模块131提供低电平的下拉控制信号pull，以关闭下拉模块132。
31.需要说明，本发明实施例的带隙基准电路121主要用于提供近似不随温度和电源电压变化而变化的基准电流和基准电压vref，其可以通过本领域的各种带隙基准电压源来实现，对此本发明不做限制。
32.参照图2，图2示出根据本发明实施例的低压差线性稳压器电路的电路示意图。源极跟随器110包括电阻r7、齐纳二极管dz以及nmos晶体管mn9。其中，电阻r7和齐纳二极管dz依次连接于输入电压vin和地gnd之间，齐纳二极管dz的阳极与电阻r7远离输入电压vin的一端连接，阴极与地gnd连接，nmos晶体管mn9例如为高压nmos晶体管，nmos晶体管mn9的栅极与齐纳二极管dz的阳极连接，漏极与输入电压vin连接，源极与输出电压vout的节点连接。
33.带隙基准电路121包括pmos晶体管mp5至mp10、双极性晶体管q1和q2、电阻r5和r6以及nmos晶体管mn2和mn3。其中，双极性晶体管q1和q2例如为npn型晶体管，pmos晶体管mp5和mp6的源极与输出电压vout节点连接，漏极分别与pmos晶体管mp8和mp9的源极连接，电阻r6的第一端与pmos晶体管mp8的漏极连接，第二端与npn型晶体管q1的集电极连接。此外，pmos晶体管mp5和mp6的栅极与电阻r6的第一端连接，pmos晶体管mp8和mp9的栅极与电阻r6的第二端连接。npn型晶体管q1的发射极与电阻r5的第一端连接，电阻r5的第二端与地gnd连接。npn型晶体管q2的第一端与pmos晶体管mp9的漏极连接，发射极与地gnd连接，基极与npn型晶体管q1的基极连接，且二者的公共节点用于输出所述基准电压vref。nmos晶体管mn2的漏极与输出电压vout连接，栅极与pmos晶体管mp9的漏极连接，源极与基准电压vref节点连接。pmos晶体管mp7、mp10以及nmos晶体管mn3依次连接于输出电压vout和地gnd之间，pmos晶体管mp7分别与pmos晶体管mp5和mp6构成电流镜，pmos晶体管mp10分别与pmos晶体管mp8和mp9构成电流镜，pmos晶体管mp7和mp10通过镜像的方式将带隙基准电路121产生的偏置电流提供给nmos晶体管mn3，nmos晶体管mn3将该电流镜像到误差放大器122作为运放的尾电流。
34.误差放大器122包括nmos晶体管mn4至mn8以及pmos晶体管mp11和mp12。其中，nmos晶体管mn5和mn6构成误差放大器的输入差分对管，nmos晶体管mn7和mn8为高压钳位nmos晶体管，pmos晶体管mp11和mp12构成误差放大器的电流源负载，nmos晶体管mn4与nmos晶体管
mn3构成电流镜，通过镜像的方式向误差放大器122提供尾电流。pmos晶体管mp11和mp12的源极与输入电压vin连接，pmos晶体管mp12的漏极与pmos晶体管mp11和mp12的栅极连接，pmos晶体管mp11和mp12的漏极还分别与高压钳位nmos晶体管mn7和mn8的漏极连接，高压钳位nmos晶体管mn7和mn8的栅极与输出电压vout节点连接，高压钳位nmos晶体管mn7和mn8的源极分别与差分对晶体管mn5和mn6的漏极连接，nmos晶体管mn5和mn6的栅极分别与基准电压vref和反馈电压vfb连接，nmos晶体管mn4的漏极与nmos晶体管mn5和mn6的源极连接，栅极与nmos晶体管mn3的栅极和漏极连接，源极与地gnd连接。
35.电压调整管mh3的源极与输入电压vin连接，栅极与pmos晶体管mp11的漏极连接，漏极与输出电压vout节点连接，电阻r1和r2依次连接于输出电压vout节点和地gnd之间，构成分压电阻网络以提供输出电压vout的反馈电压vfb。
36.进一步的，本实施例的低压差线性稳压器电路100还包括低压钳位pmos晶体管mp1和mp2，pmos晶体管mp1和mp2依次连接于输入电压vin和电压调整管mh3的栅极之间，且pmos晶体管mp1和mp2的栅极和漏极彼此连接。
37.进一步的，本实施例的低压差线性稳压器电路100还包括补偿电容c1和补偿电阻r8，补偿电容c1和补偿电阻r8依次连接于nmos晶体管mn7的源极和输出电压vout节点之间。
38.继续参照图2，下拉模块132包括电阻r3和nmos晶体管mn10，电阻r3和nmos晶体管mn10依次连接于电压调整管mh3的栅极和地gnd之间，nmos晶体管mn10的漏极与电阻r3连接，源极与地gnd连接，栅极与下拉控制信号pull连接。
39.低压控制模块131包括nmos晶体管mn1、pmos晶体管mp3和mp4以及电阻r4。其中，pmos晶体管mp4的源极与输出电压vout连接，漏极用于输出下拉控制信号pull，nmos晶体管mn1的漏极与pmos晶体管mp4的漏极连接，nmos晶体管mn1的源极与地gnd连接，nmos晶体管mn1的栅极与pmos晶体管mp4的栅极连接，pmos晶体管mp3的源极与输出电压vout连接，栅极与pmos晶体管mp5和mp6的栅极连接，漏极与pmos晶体管mp4的栅极以及电阻r4的第一端连接，电阻r4的第二端与地gnd连接。pmos晶体管mp3与pmos晶体管mp5构成电流镜，用于通过镜像的方式获得带隙基准电路121中产生的偏置电流ib。
40.如前所述，带隙基准电路121产生偏置电流与稳定的基准电压对输出电压vout有电压要求，假设当输出电压vout等于设定值v1时带隙基准电路121可以产生足以使误差放大器122正常工作的偏置电流和基准电压。pmos晶体管mp3将pmos晶体管mp5上的电流ib镜像到电阻r4上，假设i_mp3＝k*ib，其中i_mp3为pmos晶体管mp3中的电流，ib为带隙基准电路121产生的能够使运放正常工作的偏置电流，设高压nmos晶体管的阈值电压为vth_hn，低压mos晶体管的阈值电压为vth_l。当输出电压vout＝v1时，nmos晶体管mn1的栅极电压vg_mn1＝i_mp3*r4＝k*ib*r4，令vg_mn1》v1/2，则有电阻r4》v1/(2k*ib)。通过设置系数k，可以使得当带隙基准正常工作时vg_mn1接近输出电压vout的预设输出值，从而确定系数k与电阻r4的值。
41.当输入电压vin《vth_hn+vth_l(即vth_hn+vth_l为上述的第一阈值电压)时，输出电压vout《vth_l，则低压控制模块131中的pmos晶体管mp4和nmos晶体管mn1均处于关断状态，此时nmos晶体管mn10的栅极处于高阻状态，nmos晶体管mn9构成的源极跟随器保证了此时输出电压vout的产生。当输入电压vin》vth_hn+vth_l，且vth_l《vout《v1时，源极跟随器110中的nmos晶体管mn9关断，低压控制模块131中的nmos晶体管mn1处于关断状态，pmos晶
体管mp4导通，故下拉控制信号pull为高电平，下拉模块132中的nmos晶体管mn4导通，将电压调整管mh3的栅极下拉，此时电压调整管mh3的栅源电压为vgs_mp1+vgs_mp2，其中vgs_mp1和vgs_mp2分别为pmos晶体管mp1和mp2的栅源电压，可使得电压调整管mh3基本完全导通，从而使得输出电压vout约等于输入电压vin。当输出电压vout》v1时，下拉控制信号pull翻转为低电平，将nmos晶体管mn10关断，此时带隙基准电路121产生的偏置电流足以使得运放正常工作，故通过误差放大器122将输出电压vout调整到预设的输出值。
42.相应的，本发明实施例还提供了一种电子设备，所述电子设备包括上述实施例所提供的低压差线性稳压器电路100。
43.在本发明一实施例中，本发明所提供的电子设备可以为诸如蜂窝电话的便携式电子设备。
44.综上所述，本发明实施例提供了一种低压差线性稳压器电路，包括源极跟随器、低压差稳压器和低压启动电路。其中，源极跟随器用于在输入电压低于第一阈值电压的情况下，基于输入节点处的输入电压在输出节点处得到第一输出电压，低压差稳压器包括电压调整管和误差放大器，其用于在输出节点处的电压高于第二阈值电压的情况下，基于基准电压和反馈电压调节输出节点处的电压，以在输出节点得到第二输出电压，低压启动电路用于在输入电压高于第一阈值电压，且输出电压低于第二阈值电压的情况下，将电压调整管的栅极电压拉低，从而使得电压调整管基本完全导通，使得输出电压约等于输入电压，从而实现了提高启动过程中输出电压的电压值的目的，解决了现有的低压差线性稳压器电路在启动过程中输出电压过低的问题，有利于提高电路稳定性。
45.应当说明，本文中的诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
46.依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。