专利名称：计算机用信息安全智能保护锁的制作方法
技术领域：
本发明涉及一种计算机用信息安全智能保护系统，属计算机信息安全领域。
当今，以计算机为核心的现代信息和网络技术迅猛发展，一方面给人们的生活和工作带来了极大的便利，另一方面也带来了许多亟待解决的问题，其中信息安全显得尤为突出。
现有的计算机信息安全产品，如我国专利96207994.4(CH224888)《微机信息保护装置》以插件的方式将其开发的信息保护装置插入计算机内，对硬盘资源进行认证性保护与隔离，但不能对各种信息进行选择性的加密处理，而且一旦硬盘被窃取或丢失，将造成严重失密，这种方式只适合于专人在保密的环境下使用。另有一些专用软件，如Word、Wps等具有一定的信息加密处理功能，但仍存在着诸多问题1.对将保护的文件需要输入加密口令，既繁锁又在输入的过程中容易被窃取和监控；2.使用者往往容易忘记口令或记错口令，造成自己也无法打开文件，这样会给使用者造成很大的心理压力；3.加密信息以文件形式存于系统中，没有做到与系统的分离，容易被破译；4.只能对该软件处理的特定类型文件进行加密处理，有很大的局限性。
本发明的目的在于提供一种计算机用信息安全智能保护锁，它无须记忆口令，就可对各种信息进行任意的加、解密处理，并能做到与系统的即时分离。
本发明的目的是这样实现的计算机用信息安全智能保护锁由微处理器、接口配置信息模块、接口信号处理模块、程序体、双向加密单元、随机密钥、噪声信号和加解密信息处理缓冲区组成，微处理器经数据总线、地址总线、控制总线与程序体、双向加密单元、随机密钥、噪声信号、加解密信息处理缓冲区相连接；接口配置信息模块和接口信号处理模块经数据总线和控制总线与微处理器相连接，经控制总线与程序体、双向加密单元、随机密钥、噪声信号、加解密信息处理缓冲区相连接。其中，接口配置信息模块和接口信号处理模块位于非易失性存储体内，用于对来自计算机主机的接口信号进行信息配置和处理；程序体、双向加密单元、随机密钥和噪声信号位于非易失性存储体内，程序体配合微处理器完成保护锁对信息加、解密的各种操作；加解密信息处理缓冲区位于易失性存储体内，用于暂存各种信息。保护锁对计算机主机信息进行加密时，首先由保护锁内的接口配置模块和接口信号处理模块对接口信息进行初始化，确认保护锁已正确插入计算机接口后，在计算机主机程序的控制下，用户选择待加密信息，通过计算机接口送入保护锁内，由微处理器和程序体控制，取出存于非易失性存储体内的噪声信号，与待加密信息进行叠加，生成预处理信息，再取出存于非易失性存储体内的随机密钥，将预处理信息由双向加密单元加密，生成密文信息，再由微处理器控制，从数据总线经计算机接口送回计算机主机。解密过程与加密过程基本相同，不同的是信息先通过双向加密单元解密，然后除去叠加的噪声信号复原。
通过本发明可对计算机内的任意一个或多个信息进行加、解密处理，由于随机密钥存于非易失性存储体内，无须用户输入和记忆口令，所用的噪声信号是由噪声源随机产生的数字信号，离散性好，叠加后的信息可以得到彻底杂乱，密钥也是随机生成的，使经保护锁加密的信息无法被破译，同时，双向加密单元位于非易失性存储体内，可以更换，给用户提供了一个开放式的加密环境。
下面将结合附图，对本发明作进一步的描述。
图1为本发明总体方框2为基于PCMCIA接口的本发明实施例方框3为本发明加密过程工作流程4为本发明解密过程工作流程图参见图1，本发明由微处理器11、接口配置信息模块21、接口信号处理模块22、程序体31、双向加密单元32、随机密钥33、噪声信号34以及加解密信息处理缓冲区41组成，微处理器11经数据总线、地址总线、控制总线与程序体31、双向加密单元32、随机密钥33、噪声信号34、加解密信息处理缓冲区41相连接；接口配置信息模块21和接口信号处理模块22经数据总线和控制总线与微处理器11相连接，经控制总线与程序体31、双向加密单元32、随机密钥33、噪声信号34、加解密信息处理缓冲区41相连接。其中，接口配置信息模块21和接口信号处理模块22位于非易失性存储体20内，用于对来自计算机主机的接口信号进行信息配置和处理；程序体31、双向加密单元32、随机密钥33和噪声信号34位于非易失性存储体30内，程序体31配合微处理器11完成对信息的加、解密。加解密信息处理缓冲区41位于易失性存储体40内，用于暂存各种信息。
参见图2，本发明的微处理器11采用高速数字信号处理器DSP，非易失性存储体20采用Flash memory，非易失性存储体30采用EPROM，易失性存储体40采用RAM，双向加密单元采用DES算法。计算机接口采用PCMCIA，由于PCMCIA接口为即插即用的，可以带电插拔，用户在需要处理计算机内信息时将其插入，处理完后可随时拔出，方便灵用的，可以带电插拔，用户在需要处理计算机内信息时将其插入，处理完后可随时拔出，方便灵活，同时保证了保护锁与系统的即时分离，较之一些固定插于计算机内的信息安全产品，使存于计算机内的加密信息在任何情况下其安全性都能得到保证。
参见图1、图2、图3，在进行加密处理时，步骤1，用户将保护锁插入预先接通电源的计算机主机PCMCIA接口插槽内，或将已插有保护锁的计算机主机接通电源；步骤2，通过接口配置信息模块21和接口信号处理模块22，确认保护锁已正确插入；步骤3，DSP向主机程序发消息；步骤4，主机程序响应，用户可进行加密处理，待加密信息通过主机接口送入保护锁内；步骤5，由DSP控制取出存放于EPROM中的噪声信号34；步骤6，将来自主机的待加密信息与噪声信号进行叠加处理；步骤7，由DSP取出存于EPROM中的随机密钥33；步骤8，通过DES加密单元对叠加后的信息进行加密；步骤9，将生成的密文信息通过DSP控制送回主机；步骤10，将保护锁从计算机主机PCMCIA接口插槽内拔出。
参见图1、图2、图4，解密过程与加密过程基本相同。不同的是在需要解密时，插入保护锁，信息先通过DES加密单元32解密，然后由DSP控制，除去噪声信号34复原。
权利要求
1.一种计算机用信息安全智能保护锁，其特征为由微处理器(11)、接口配置信息模块(21)、接口信号处理模块(22)、程序体(31)、双向加密单元(32)、随机密钥(33)、噪声信号(34)和加解密信息处理缓冲区(41)组成，微处理器(11)经数据总线、地址总线、控制总线与程序体(31)、双向加密单元(32)、随机密钥(33)、噪声信号(34)、加解密信息处理缓冲区(41)相连接，接口配置信息模块(21)和接口信号处理模块(22)经数据总线和控制总线与微处理器(11)相连接，经控制总线与程序体(31)、双向加密单元(32)、随机密钥(33)、噪声信号(34)、加解密信息处理缓冲区(41)相连接，所述接口配置信息模块(21)和接口信号处理模块(22)位于非易失性存储体(20)内，用于对来自计算机主机的接口信号进行信息配置和处理；程序体(31)、双向加密单元(32)、随机密钥(33)和噪声信号(34)位于非易失性存储体(30)内，程序体配合微处理器完成保护锁对信息加、解密的各种操作，加解密信息处理缓冲区(41)位于易失性存储体(40)内，用于暂存各种信息。
2.根据权利要求1所述的计算机用信息安全智能保护锁，其特征为所述微处理器(11)采用高速数字信号处理器DSP。
3.根据权利要求1所述的计算机用信息安全智能保护锁，其特征为非易失性存储体(20)采用Flash memory。
4.根据权利要求1所述的计算机用信息安全智能保护锁，其特征为非易失性存储体(30)采用EPROM，
5.根据权利要求1所述的计算机用信息安全智能保护锁，其特征为易失性存储体(40)采用RAM。
6.根据权利要求1所述的计算机用信息安全智能保护锁，其特征为双向加密单元(32)采用DES算法。
全文摘要
本发明涉及一种计算机用信息安全智能保护锁。它由一个微处理器、接口配置模块、接口信号处理模块、程序体、双向加密单元、随机密钥存储体、加、解密信息处理缓冲区、噪声信号存储体、噪声信号处理器组成。插入计算机接口,无需输入密码,就可对计算机内的任意信息进行加、解密处理,并可与计算机即时分离。具有保密性强的特点。
文档编号G06F12/16GK1378146SQ01110309
公开日2002年11月6日 申请日期2001年4月3日 优先权日2001年4月3日
发明者李长珍, 黄飞东, 汤黎 申请人:李长珍, 黄飞东, 汤黎