专利名称：以错误分布的分割表格修补记忆体的架构及方法
技术领域：
本发明是一种修补动态随机存取记忆体的架构及方法，特别是产生记忆页错误分布的分割表格，且依据该分割表格编码出修补位址，而重新指向一个新的重对映位址，使存取动作发生在重对映位址，以维持动态存取记忆体运作正常。
过去25年，记忆体(如SDRAM、SSDRAM等)储存容量的需求已经增加了106倍，这是由于一电晶体一电容器储存格的导论、沟渠电容器及成叠电容器的缩放比例及导论，以及电晶体的缩放比例各项技术的应用，已经大幅缩小SDRAM储存格的大小，允许每一晶片拥有更高的储存格密度。但不幸的是，伴随着密度的增加，前述最小化特征的制程费用(processing costs)也跟着急速上升。
具有利润的SDRAM生产者均知产能是维持利润的主要因素，因此使得多数晶圆代工厂(fab)投资许多资金在减少非良品上，或是结合了所有作业员、技术员及工程师不断地努力去提高良率。在分析最后25年的晶圆代工厂生产量之后，1996年的VLSI研究报告指出，在1991年，一个成熟晶圆代工厂，至少需投资6亿至7亿美元才能达到约85％的良率(无需整修)。
然而，依据由半导体工业协会1991年出版的″International Technology Roadmapfor Semiconductors in Defect Reduction″所记载对成熟的晶圆代工厂而言，无论如何减少制程/设备所产生的缺失，最多也只能达成85％～95％的良率，如
图1所示。
而为降低5％～15％有缺陷的产品的已消耗成本，SDRAM生产者通常再进行修补程序，以期使5％～15％有缺陷的产品能修补为良品提高良率。目前而言，SDRAM生产者惯用的两种修补方式如下(1)逻辑法如图2所示，其主要的特征是包含有测试步骤及修补步骤；该测试步骤是测试记忆体100中是否有缺陷储存格(defected cells)110存在，若发现有缺陷，则记录这些缺陷储存格110的位址；该修补步骤是藉比较器120将测试步骤所储存的缺陷位址130与CPU传送的欲存取资料的位址作一比较，若此位址在记录中，则将此位址重映射(remapping)至修补记忆体140(通常是采用SRAM)，以其中的一储存格替代测试记忆体发生缺陷的储存格，而修补成可正常使用的状态。此修补方式的缺点如下1.CPU送出的位址信号，除要提供给测试的记忆体100外，亦需要提供至修补记忆体140，因此位址信号必需要有足够的扇出(fanout)能力，否则讯号将会誤判。
2.修补的速度慢。因比较器120必须一个接着一个比较，将使系统花费较多时间在修补记忆页。
3.必需要有一规模庞大且高性能的比较器120执行位址比较，其价钱非常昂貴。
(2)备份容错法如图3所示，其主要的特征是在晶圆测试中进行修补，是于记忆体200在晶圆制作的同时制作一备份阵列元件(spare array elements)220，测试时CPU先送行位址230信号(row address)至记忆体200储存格，等待一适当的延迟时间(TRCD)后，再送出列位址(column address)，得以对每一个储存格进行存取测试，一旦发现缺陷储存格210，即以雷射修补的方式将备份阵列元件220代替缺陷储存格210，而修补成可正常使用的状态。此修补方式的缺点如下1.只能在晶圆测试中进行修补，一旦晶圆进行切割、封装后，即无法再利用此法修补。2.每一个颗粒(die)需花费1.5秒时间修补，修补的时间过长。3.增加雷射修补的额外成本。
上述二种现有的惯用修补方法，尤其是备份容错修补法更造成SDRAM生产者成本的极大负担，在现实的实施上均非理想的方式。
本发明的主要目的是提供一个独一无二的记忆体错误修补架构及其方法，以便于SDRAM生产者不用放弃那些不可避免的缺陷的产品，更能大幅降低测试与修补的额外成本花费，增加SDRAM生产者的利益。
为达上述目的，本发明提出一种产生记忆页错误分布的分割表格的方法，是于每一次开机或记忆体测试时产生，包括有下列步骤将动态随机记忆体以适当大小划分为多个记忆页；依据记忆体错误分布的统计资料以4K为一基准，每4K×2n范围作为切割单位(n为大于或等于1的整数)的记忆页数作为分割单位作数次分割；而对应每8K，16K，32K，128K等记忆体的可能错误量，设定可容许错误记忆页数、安排储存错误记忆页位址的对应记忆体数及比较器数量。
另外，本发明提出一种以产生记忆页错误分布的分割表格修补动态随机存取记忆体的方法，包括有下列步骤a.系统开机；b.执行测试检查以发现错误在记忆体晶片中的位址及其分布；c.当错误的分布在预先规划的范围内时，则建立一错误分布的分割表格；d.当错误的分布产生集中在某一范围时，则建立一错误分布的分割表格并设定位址限制器；e.输入位址至位址限制器；f.比较器检查输入位址是否在不同的位址范围；g.若无发现错误，则将输入位址对映至SDRAM，并由此对映位址读出资料；h.若发现错误，将产生一错误致能信号以使系统不会至原输入位址读取资料，并且产生一错误信号至编码器；i.该编码器针对该错误信号建立一修补位址；j.修补记忆体依据该修补位址重新指向一个新的重对映位址；k.将该重对映位址取代原输入位址；l.资料将从该重对映位址的SDRAM中被读出。
配合上述方法本发明提出一种架构，其至少包括多个位址限制器，是依据前述产生的记忆页错误分布的分割表格中，发现错误量超过该分割区块限制时，将对该区块的记忆体位址限制，以借用其它错误率较低的分割区块的错误限额来弥补该分割区块超量的错误；多个对应记忆体，是用以储存发生错误的记忆页位址，其所使用的量是与分割区块所允许的错误量相对应；多个比较器阵列，是比较存取要求的输入位址与位址限制器筛选后的位址，以判断是否为不同记忆体位址区域，而断定是否有错误存在，并产生错误信号至编码器；一编码器，是接收到错误信号后建立一个修补位址对应至修补记忆体；一修补记忆体，是将前述应编码获得需修补的记忆页位址重新指向一个新的重对映位址，并储存这些资料；一多工器，是受比较器阵列产生的错误致能信号所控制，以使系统选择原输入位址或是重对映位址读取资料。
由于本发明是以动态随机存取记忆体的适当大小的记忆页作为分割基本区块，在每一次开机或记忆体测试时建立记忆页错误分布的分割表格，并设定该基本范围可容许发生错误的数量，当错误超过该限定范围时，能借用其它错误率较低的分割区块的错误限额来弥补该分割区块超量的错误，以维持动态存取记忆体运作正常，大幅降低测试与修补的额外成本花费，因此其提供了一个独一无二的记忆体错误修补架构及其方法，以便于SDRAM生产者不用放弃那些不可避免的缺陷的产品，增加SDRAM生产者的利益。
图1显示目前晶圆代工厂中记忆体的良率统计；图2显示记忆体的逻辑修补法的示意图；图3显示记忆体的备份容错修补法的示意图；图4显示依据统计学资料数据所获得的正常记忆体错误分布图；图5显示在本发明的实施例中错误分布的分割表格；图6显示在本发明的实施例中记忆体晶片内的架构示意图；图7显示图4的错误曲线图从中间向左偏移；图8显示本发明的流程图。
为详细揭露本发明，以下举一实施例配合图式作详细说明。由实验得知，记忆体错误分布像高斯分布，如图4所示，根据统计学资料，我们可以推论每8K，16K，32K，128K等记忆体的错误量，以便于我们在建立错误的分割表格(Slicing Table ofFault Distribution)时，不会高估或低估缺陷记忆页的数量，使所有资源均可能必须有效的使用。本发明是利用上述的实验值将内建在记忆体晶片内，当系统开机和SDRAM记忆页被检查时，将帮助建立一记忆体错误分布的分割表格，即建立记忆体错误分布的分割表格是一种即时的运作。
假设一2G SDRAM，其每一个记忆页为4K Bytes，总共有512K记忆页，且已知2G SDRAM所有缺陷记忆页的统计资料，及在正常条件下对于每8K、16K、32K、128K的缺陷记忆页的数量，基于这些数据可建立一错误分布的分割表，它将直接填入对应的记忆体总数和相对应的比较器，除修补记忆体的大小的外，储存对缺陷的记忆页(储存格)重映射的位址。
理想中，更多的比较器能同时执行以使缺陷页被被快速的发现及修补；然而，额外的相关记忆体(其可为SRAM)及比较器是要求更高花费，所以在应济考量上，将不会使用超过16个相关记忆体和比较器。
图5显示在本发明的实施例中错误分布的分割表格的详细内容依据记忆体错误分布的统计资料以4K为一基准，每4K×2n范围作为切割单位(n为大于或等于1的整数)的记忆页数作为分割单位作数次分割，即在本实施例中是分别以每8K、每16K、每32K、每128K为切割范围作数次切割，当然这些范围是可依据设计者针对实际应用时而加以订定。在这些切割的范围中，而每一个切割范围中可容许错误记忆页数、安排储存错误记忆页位址的对应记忆体数及比较器数量设定如下1.在每8K个记忆页中容许2个错误记忆页(储存格)，并且安排2个对应的记忆体储存在8K个记忆页范围内所发现的错误记忆页位址，和2个对应的比较器在8K记忆页中所寻找符合的位址。
2.在每16K个记忆页中容许2个错误记忆页(储存格)，并且安排2个对应的记忆体储存在16K个记忆页范围内所发现的错误记忆页位址，和2个对应的比较器在16K记忆页中所寻找符合的位址。
3.在每32K个记忆页中容许2个错误记忆页(储存格)，并且安排2个对应的记忆体储存在32K个记忆页范围内所发现的错误记忆页位址，和2个对应的比较器在32K记忆页中所寻找符合的位址。
4.在每128K个记忆页中容许4个错误记忆页(储存格)，并且安排4个对应的记忆体储存在128K个记忆页范围内所发现的错误记忆页位址，和4个对应的比较器在128K记忆页中所寻找符合的位址。
因此以一2G SDRAM而言，每一记忆页为4K，将共用512K记忆页数量。若以8K记忆页(即以2个4K记忆页)为切割单位，总共可切割出64个8K记忆页，而每8K记忆页可允许2个错误页存在，因此在此切割范围下总共可允许128个错误页存在。
若再以16K记忆页(即以4个4K记忆页)为切割单位，总共可切割出32个16K记忆页，而每16K记忆页可再额外允许2个错误页存在，因此在此切割范围下总共可再额外允许64个错误页存在。
若再以32K记忆页(即以8个4K记忆页)为切割单位，总共可切割出16个32K记忆页，而每32K记忆页可再额外允许2个错误页存在，因此在此切割范围下总共可再额外允许32个错误页存在。
若以128K记忆页(即以32个4K记忆页)为切割单位，总共可切割出4个128K记忆页，而每16K记忆页可再额外允许4个错误页存在，因此在此切割范围下总共可再额外允许16个错误页存在。
综上述，一2G SDRAM总共可以允许有240个错误记忆页存在(128+64+32+16＝240)。
以下以一记忆体晶片内的实际作业(从位址进入至位址输出)为例说明，如图6所示，记忆体晶片内的架构包括有数个位址限制器(Address Limiter)310、数个对应记忆体(associate memory)320、数个比较器阵列(compartor array)330、编码器(encoder)340、修补记忆体(repair memory)350及多工器(multiplexer)360；分述如下位址限制器310是依据对错误分布的分割表格中，发现错误量超过该分割区块限制时，将对该区块的记忆体位址限制，以借用其它错误率较低的分割区块的错误限额来弥补该分割区块超量的错误。图4所示是依据统计学资料数据所获得的正常记忆体错误分布区域，然而当SDRAM在其较低的位址范围有较高、较严重的错误比率时，其错误曲线图将从中间向左偏移而如图7所示，在较低的位址范围的实际错误页(储存格)数量将超过切割分布区域所容许的错误数目。
以图7所示的范例中，有将近10个的最大的错误页数量落在32K个记忆页的范围内。但依切割分布区域所容许的错误是每8K有2个错误，每16K有4个错误，每32K有6个错误，每128K有10个错误。为了覆盖这些额外错误页，我们将必须″借助″于128K的限额。尽管可以安排错误容许分布区域，但总容许错误的数量是不变的。换言之，如果某个区域超过该区域的错误限额，在错误总数不变的情沉下，即必须牺牲其他区域可容许错误限额来弥补这个特殊区域，这就是所谓的记忆体位址限制。当系统开机时，记忆体应过测试检查后，系统将发现发生最大错误数量的记忆体位址区块，为了灵活使用错误覆盖限额于每个区块，将牺牲几个区域的错误限额来弥补那超额的区域。
对应记忆体320用以储存发生错误的记忆页位址，其所使用的量是与分割区块所允许的错误量相对应，如图5所示，一个2G bit(～231 bit)SDRAM(位址A30A0)，每一记忆页为4K(～212 bit)(位址A11A0)，即共有512K(219)个记忆页(位址A30A12)。依据图5的错误分布的分割表格，每8K个记忆页(32M size)容许2个错误记忆页(储存格)，并安排2个对应记忆体去存放错误记忆页的位址，同样的，每16K、32K、128个记忆页是分别额外增加2个、2个及4个对应记忆体去存放错误记忆页的位址。而我们须要增加1位元来确认是否有无缺陷(如果该位元值为″0″表示没有缺陷；为″1″表示有缺陷)，所以对8K(225size)记忆体范围而言，每一个对应记忆体的大小应为(2G/32M)×(位移位址+1)bit。于此该位移位址(address offset)是(A30A25)。
比较器阵列330是比较存取要求的输入位址380、位址限制器310筛选后的位址及对应记忆体320的输出位址，以判断是否为不同记忆体位址区域，而断定是否有错误存在。当SDRAM存取要求的输入位址380进入记忆体晶片时，该位址将会先被记忆体位址限制器310所筛选。经过筛选通过后，输入位址380及对应记忆体320的输出位址将会同时被比较器330检查是否为不同记忆体位址区域。此比较动作将会产生延迟(delay)，但在比较的同时记忆体将进行其正常运作，因此不会有任何效能損失。如果没有缺陷页被发现，其位址将仍然依正常程序进行资料存取；如有缺陷页会发现，将有一错误信号会被送至编码器340。
编码器340在编码器340接收到错误信号后，将会建立一个修补位址对应至修补记忆体350，该修补记忆体350包含了重对映位址的资讯。修补位址是以被特殊的编码方法所建立，它将包含2种资料一是从那一个记忆页范围所被允许的错误，另一是输入位址的部份。
修补记忆体350修补记忆体350将前述应编码获得需修补的记忆页位址重新指向一个新的重对映位址，并储存这些资料。至于修补记忆体350的大小应取決于修补位址的长度和切割分布区域的错误页容许限额。
多工器360是受比较器阵列330产生的错误致能信号所控制，以使系统选择原输入位址或是重对映位址读取资料。
本发明的流程如图8所示，包括下列步骤系统开机(如步骤401)后，执行测试检查以发现错误在记忆体晶片中的位址及其分布(如步骤402)；当错误的分布在预先规划的范围内时，则建立一错误分布的分割表格(如步骤403)；当错误的分布产生集中在某一范围时，则建立一错误分布的分割表格并设定位址限制器310(如步骤404)，然后记忆体控制器输入位址至位址限制器310(如步骤405)，接着比较器阵列330依据错误分布的分割表格，检查输入位址380是否在不同的位址范围(如步骤406)；若无发现错误，则将输入位址380对映至SDRAM，并由此对映位址读出资料(如步骤407)；若发现错误，将产生一错误致能信号至多工器360，隔离SDRAM及原输入位址，以使系统不会至原输入位址读取资料，并且产生一错误信号至编码器340(如步骤408)，于是编码器340针对错误建立一修补位址(如步骤409)，且修补记忆体350依据修补位址重新指向一个新的重对映位址(如步骤410)，同时将重对映位址取代原输入位址(如步骤411)，最后资料将从重对映位址的SDRAM中被读出(如步骤412)。
综上所述，本发明所提供的一种以产生记忆页错误分布的分割表格修补动态随机存取记忆体的架构及方法，可使SDRAM生产者不用放弃那些不可避免的缺陷的产品，更能大幅降低测试与修补的额外成本花费，增加SDRAM生产者的利益，故已符合专利法发明的要件，依法提出申请，请审查员详细审查，并祈早日批准专利。
以上已将本发明作一详细说明，以上所述，不能限定本发明实施的范围。对熟悉该项技术的人士，当可对其进行各种等效的变化，均应包括在本发明的精神及范围内。
权利要求
1.一种产生记忆页错误分布的分割表格的方法，是于每一次开机或记忆体测试时产生，其特征在于包括有下列步骤a.将记忆体以适当大小划分为多个记忆页；b.依据记忆体错误分布的统计资料对应每4K×2n范围的可能错误量；c.以对应于上述的记忆页范围作为分割单位作多次分割；d.设定可容许错误记忆页数、安排储存错误记忆页位址的对应记忆体数及比较器数量。
2.根据权利要求1所述的产生记忆页错误分布的分割表格的方法，其特征在于步骤b中，n为大于或等于1的整数，即以8K、16K、32K、64K、128K等范围。
3.根据权利要求1所述的产生记忆页错误分布的分割表格的方法，其特征在于步骤c以n为1时，是以每8K个记忆页为切割单位，则步骤d设定容许2个错误记忆页存在，安排有2个对应记忆体及2个比较器。
4.根据权利要求1所述的产生记忆页错误分布的分割表格的方法，其特征在于步骤c以n为2时，是以每16K个记忆页为切割单位，则步骤d设定容许2个错误记忆页存在，安排有2个对应记忆体及2个比较器。
5.根据权利要求1所述的产生记忆页错误分布的分割表格的方法，其特征在于步骤c以n为3时，是以每32K个记忆页为切割单位，则步骤d设定容许2个错误记忆页存在，安排有2个对应记忆体及2个比较器。
6.根据权利要求1所述的产生记忆页错误分布的分割表格的方法，其特征在于步骤c以n为5时，是以每128K个记忆页为切割单位，则步骤d设定容许4个错误记忆页存在，安排有4个对应记忆体及4个比较器。
7.根据权利要求1所述的产生记忆页错误分布的分割表格的方法，其特征在于该记忆页错误分布的分割表格是内建在记忆体晶片内。
8.一种以产生记忆页错误分布的分割表格修补动态随机存取记忆体的架构，包括有多个位址限制器，是在记忆页错误分布的分割表格中，发现错误量超过该分割区块限制时，将对该区块的记忆体位址限制，以借用其它错误率较低的分割区块的错误限额来弥补该分割区块超量的错误；多个对应记忆体，是用以储存发生错误的记忆页位址，其所使用的量是与分割区块所允许的错误量相对应；多个比较器阵列，是比较存取要求的输入位址与位址限制器筛选后的位址，以判断是否为不同记忆体位址区域，而断定是否有错误存在，并产生错误信号至编码器；编码器，是接收到错误信号后建立一个修补位址对应至修补记忆体；修补记忆体，是将前述应编码获得需修补的记忆页位址重新指向一个新的重对映位址，并储存这些资料。
9.根据权利要求8所述的产生记忆页错误分布的分割表格的方法，其特征在于其还包括一多工器，是受比较器阵列产生的错误致能信号所控制，以使系统选择原输入位址或是重对映位址读取资料。
10.根据权利要求8所述的产生记忆页错误分布的分割表格的方法，其特征在于该修补位址包括位址位元及一确认位元。
11.一种以产生记忆页错误分布的分割表格修补动态随机存取记忆体的方法，包括有下列步骤a.系统开机；b.执行测试检查以发现错误在记忆体晶片中的位址及其分布；c.当错误的分布在预先规划的范围内时，则建立一错误分布的分割表格；d.当错误的分布产生集中在某一范围时，则建立一错误分布的分割表格并设定位址限制器；e.输入位址至位址限制器；f.比较器检查输入位址是否在不同的位址范围；g.若无发现错误，则将输入位址对映至记忆体，并由此对映位址读出资料；h.若发现错误，将产生一错误致能信号以使系统不会至原输入位址读取资料，并且产生一错误信号至编码器；i.该编码器针对该错误信号建立一修补位址；j.修补记忆体依据该修补位址重新指向一个新的重对映位址；k.将该重对映位址取代原输入位址；l.资料将从该重对映位址的记忆体中被读出。
全文摘要
本发明以产生记忆页错误分布的分割表格修补动态随机存取记忆体的架构及方法,主要是以动态随机存取记忆体的适当大小的记忆页作为分割基本区块,在每一次开机或记忆体测试时建立记忆页错误分布的分割表格,并设定该基本范围可容许发生错误的数量,当错误超过该限定范围时,能借用其它错误率较低的分割区块的错误限额来弥补该分割区块超量的错误,以维持动态存取记忆体运作正常,大幅降低测试与修补的额外成本花费。
文档编号G06F11/07GK1380605SQ0111046
公开日2002年11月20日 申请日期2001年4月11日 优先权日2001年4月11日
发明者后健慈, 徐秀荣 申请人:英属维京群岛盖内蒂克瓦耳有限公司