专利名称：减少lpc控制主机的ldrq输入脚位数的方法及装置的制作方法
技术领域：
本发明涉及一种减少LPC控制主机的LDRQ输入脚位数的方法及装置，特别涉及一种应用在LPC汇流排上需要作直接存储器存取或汇流排主控器要求的LPC控制主机的各种周边设备的减少LPC控制主机的LDRQ输入脚位数的方法及装置。
有鉴于此，为解决上述存在的问题，经研究改进，终于开发出本发明。
解决上述技术问题所采用的技术方案是这样的一种减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该LPC控制主机是串接至少一周边装置，且该周边装置是包含一LDRQ控制装置，该方法是包括下列步骤于一第一时段，将输入至该LDRQ控制装置的LDRQ信号作解码处理后得到DRQ信号；于一第二时段，将上一级输入的该DRQ信号与本身的DRQ信号做优先权的仲裁；于一第三时段，将经过优先权仲裁得到的该DRQ信号，经编码处理后的LDRQ信号输出至下一级串接周边装置或该LPC控制主机的LDRQ输入脚位；在该第一时段步骤中，是利用一解码电路装置对该LDRQ信号进行解码处理；在该第一时段步骤中该LDRQ控制装置输入的LDRQ信号，为前一级串接周边装置输出的LDRQ信号；在该第二时段步骤中，是利用一DRQ控制电路装置对该DRQ信号做优先权的仲裁；该本身的DRQ信号，为直接存储器存取或汇流排主控器要求的DRQ信号；该第二时段步骤的DRQ信号的优先权的仲裁，是以该上一级串接周边装置与该本身装置的功能重要性决定；
在该第三时段步骤中，是利用一编码电路装置对该DRQ信号进行编码处理；是用于多个与LPC控制主机串接的周边装置上；该多个与LPC控制主机串接的周边装置的串接排列顺序是依其功能重要性排列；该LPC控制主机只需一个LDRQ输入脚位；该LDRQ信号及该DRQ信号的输出输入信号为二进位码。
一种减少LPC控制主机的LDRQ输入脚位数的装置，其特征是该装置是为一LDRQ控制装置，该LPC控制主机是串接至少一周边装置，该LDRQ控制装置是装设于该周边装置内，主要构造包括有一解码电路装置，将输入的LDRQ信号作解码转换为DRQ信号；一控制电路装置，将输入的DRQ信号和该本身的DRQ信号做优先权的仲裁；一编码电路装置，将输入的DRQ信号作编码转换为LDRQ信号，将该LDRQ信号输出至该下一级串接周边装置或该LPC控制主机的LDRQ输入脚位；该解码电路装置，是将该LDRQ信号还原被编码的信号；可装设于多个与LPC控制主机串接的周边装置上；该多个与LPC控制主机串接的周边装置的串接排列顺序是依其功能重要性排列；该LPC控制主机只设置一个LDRQ输入脚位。
本发明是有关于一种减少LPC控制主机的LDRQ输入脚位数的方法及装置，其是利用一LDRQ控制装置装设于至少一周边装置，且该周边装置与LPC控制主机相串接，该LDRQ控制装置主要构造是包括有一解码电路装置，一DRQ控制电路装置及一编码电路装置，该方法包括下列步骤于一第一时段，将该解码电路装置输入的LDRQ信号作解码处理后的DRQ信号，输出至该DRQ控制电路装置；于一第二时段，将该DRQ控制电路装置输入的DRQ信号与该本身的DRQ信号做优先权的仲裁；及于一第三时段，将该DRQ控制电路装置的DRQ信号的优先权仲裁结果，经编码电路装置处理后的信号为LDRQ信号输出到该下一级串接周边装置或该LPC控制主机的LDRQ输入脚位，从而解决了使其不仅可减少该LPC控制主机的LDRQ输入脚位数，又可降低该LPC控制主机的制造成本的技术问题。
本发明提供的一种减少LPC控制主机的LDRQ输入脚位数的方法及装置，该装置其是为一LDRQ控制装置，该LDRQ控制装置是装设于LPC汇流排上的需要作直接存储器存取(DMA)或汇流排主控器要求的LPC控制主机的各种周边设备，而将该需要作直接存储器存取或汇流排主控器要求的LDRQ接脚串接并与LPC控制主机串接，以减少LPC控制主机的LDRQ输入脚位数目，且该LPC控制主机只需一LDRQ输入脚位；使其可减少LPC控制主机的LDRQ输入脚位数目，进而降低其LPC控制主机的制造成本，而具实用性。
图2是为本发明的一较佳实施例的方块示意图。
图3是为本发明的另一较佳实施例的方块示意图。
首先，请参阅图2，是为本发明的一较佳实施例的方块示意图；如图所示，一LPC控制主机30的LDRQ接脚是串接有两个周边装置，第一周边装置10及第二周边装置12，一LDRQ控制装置40装设于该第一周边装置1 0内，该LDRQ控制装置40是包含一解码电路装置42、一DRQ控制电路装置44及一编码电路装置46，该第二周边装置12如需要作直接存储器存取(DMA)或汇流排主控器要求(Bus Master request)时将发出LDRQ信号，其是通过一LDRQ2信号线22将LDRQ信号输出至串接该第一周边装置10的LDRQ输入脚位，也就是将LDRQ信号输入至该LDRQ控制装置40内的解码电路装置42，该解码电路装置42将输入的LDRQ信号是还原被编码的信号DRQ信号，并将该DRQ信号输出至该DRQ控制电路装置44，该DRQ信号经该DRQ控制电路装置44与该第一周边装置10本身发出的DRQ信号作优先权仲裁，仲裁优先次序依其该第二周边装置12或该第一周边装置10的功能重要性排列；然后将优先权仲裁结果DRQ信号输出至该编码电路装置46，该DRQ信号经该编码电路装置46的编码处理后转换为LDRQ信号，再利用一LDRQ1信号线20输出至串接该LPC控制主机30。
由此所知，当该第二周边装置12需要作直接存储器存取或汇流排主控器要求时将发出LDRQ信号，至串接的该第一周边装置10内的该LDRQ控制装置40内的该解码电路装置42而将LDRQ信号解码为DRQ信号，该DRQ信号经该DRQ控制电路装置44与该第一周边装置10本身的DRQ信号作优先权仲裁后，较优先的DRQ信号经该编码电路装置46编码处理为LDRQ信号输出至该LPC控制主机30，此种方法与装置将原本在LPC控制主机30上需要2个LDRQ信号输入脚位减少为1个。
请参阅图3，是为本发明的另一较佳实施例的方块示意图；如图所示，LPC控制主机30的LDRQ接脚是串接有三个周边装置，第一周边装置10、第二周边装置12及第三周边装置14，并分别在该第二周边装置12及该第一周边装置10内分别装设一LDRQ控制装置40，该第三周边装置14输出需要作直接存储器存取或汇流排主控器要求的LDRQ信号，经一LDRQ3信号线24传送至该第二周边装置12内的该LDRQ控制装置40，经解码、DRQ仲裁及编码处理后的LDRQ信号再经由一LDRQ2信号线22输出，接续传送至该第一周边装置10内的该LDRQ控制装置40，经解码、DRQ仲裁及编码处理后的LDRQ信号再经由一LDRQ1信号线20输出至该LPC控制主机30的LDRQ输入脚位。
由上述的两个实施例可知，不论在LPC汇流排上的周边装置需要作直接存储器存取或汇流排主控器要求有多少(原本如有n个就需要有n个LDRQ输入脚位)，只需通过该LDRQ控制装置40，装设于该各个串接周边装置上(除了离控制主机最远的周边设备不需要外)，经由该LDRQ控制装置40处理，将最后仲裁结果的LDRQ信号输出至该LPC控制主机30，根据此串接架构，该LPC控制主机30仍只需1个LDRQ输入脚位，即可符合所有的直接存储器存取或汇流排主控器运作需求，如此一来，对于LPC汇流排普及率提高与市面上的周边装置也日渐增多的情况下，LPC周边装置使用该LDRQ控制装置40的串接架构下，可使得该LPC控制主机30的LDRQ输入端脚位数目不变，即可满足多个LPC汇流排上的周边装置作直接存储器存取或汇流排主控器运作，这样不仅大大减少LDRQ输入脚位数，亦符合LPC汇流排协定，也大大的减少该LPC控制主机30的制造成本。
以上所述，仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。
综上所述，本发明是有关于一种减少LPC控制主机的LDRQ输入脚位数的方法及装置，尤指LPC汇流排上需要直接存储器存取或汇流排主控器要求的LPC控制主机的各种周边设备；其先进性、实用性符合发明专利申请要件，故依法提出发明专利申请。
权利要求
1.一种减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该LPC控制主机是串接至少一周边装置，且该周边装置是包含一LDRQ控制装置，该方法是包括下列步骤于一第一时段，将输入至该LDRQ控制装置的LDRQ信号作解码处理后得到DRQ信号；于一第二时段，将上一级输入的该DRQ信号与本身的DRQ信号做优先权的仲裁；于一第三时段，将经过优先权仲裁得到的该DRQ信号，经编码处理后的LDRQ信号输出至下一级串接周边装置或该LPC控制主机的LDRQ输入脚位。
2.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是在该第一时段步骤中，是利用一解码电路装置对该LDRQ信号进行解码处理。
3.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是在该第一时段步骤中该LDRQ控制装置输入的LDRQ信号，为前一级串接周边装置输出的LDRQ信号。
4.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是在该第二时段步骤中，是利用一DRQ控制电路装置对该DRQ信号做优先权的仲裁。
5.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该本身的DRQ信号，为直接存储器存取或汇流排主控器要求的DRQ信号。
6.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该第二时段步骤的DRQ信号的优先权的仲裁，是以该上一级串接周边装置与该本身装置的功能重要性决定。
7.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是在该第三时段步骤中，是利用一编码电路装置对该DRQ信号进行编码处理。
8.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是是用于多个与LPC控制主机串接的周边装置上。
9.根据权利要求8所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该多个与LPC控制主机串接的周边装置的串接排列顺序是依其功能重要性排列。
10.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该LPC控制主机只需一个LDRQ输入脚位。
11.根据权利要求1所述的减少LPC控制主机的LDRQ输入脚位数的方法，其特征是该LDRQ信号及该DRQ信号的输出输入信号为二进位码。
12.一种减少LPC控制主机的LDRQ输入脚位数的装置，其特征是该装置是为一LDRQ控制装置，该LPC控制主机是串接至少一周边装置，该LDRQ控制装置是装设于该周边装置内，主要构造包括有一解码电路装置，将输入的LDRQ信号作解码转换为DRQ信号；一控制电路装置，将输入的DRQ信号和该本身的DRQ信号做优先权的仲裁；一编码电路装置，将输入的DRQ信号作编码转换为LDRQ信号，将该LDRQ信号输出至该下一级串接周边装置或该LPC控制主机的LDRQ输入脚位。
13.根据权利要求12所述的减少LPC控制主机的LDRQ输入脚位数的装置，其特征是该解码电路装置，是将该LDRQ信号还原被编码的信号。
14.根据权利要求12所述的减少LPC控制主机的LDRQ输入脚位数的装置，其特征是可装设于多个与LPC控制主机串接的周边装置上。
15.根据权利要求14所述的减少LPC控制主机的LDRQ输入脚位数的装置，其特征是该多个与LPC控制主机串接的周边装置的串接排列顺序是依其功能重要性排列。
16.根据权利要求12所述的减少LPC控制主机的LDRQ输入脚位数的装置，其特征是该LPC控制主机只设置一个LDRQ输入脚位。
全文摘要
一种减少LPC控制主机的LDRQ输入脚位数的方法及装置，其特征是一LDRQ控制装置装设于LPC汇流排上需作直接存储器存取或汇流排主控器要求的LPC控制主机各种周边设备，且串接该各种周边设备的LDRQ脚位，该LDRQ控制装置是包括一解码电路装置、一DRQ控制电路装置及一编码电路装置，其LDRQ信号通过该解码电路装置解码为DRQ信号，再经过该DRQ控制电路装置作优先权的仲裁，再将其仲裁结果的DRQ信号输出至该编码电路装置，将DRQ信号转变为LDRQ信号输出至该下一级串接周边装置或LPC控制主机的LDRQ输入脚位，使得LPC控制主机只需一个LDRQ输入脚位，进而降低该LPC控制主机的制造成本，而具实用性。
文档编号G06F13/10GK1395182SQ02141069
公开日2003年2月5日 申请日期2002年7月12日 优先权日2002年7月12日
发明者胡志维, 连家骏, 黄心威 申请人:威盛电子股份有限公司