专利名称:一种用于多处理机系统的系统管理设施的制作方法
本发明总的说来涉及数据处理方面的领域，更详细地说，涉及一种系统管理设施，该系统管理设施直接耦合到系统总线上，并提供用以控制包括若干紧密耦合中央子系统的数据处理装置的集中式资源。
任何数据处理系统一般总包括用以从外部控制该系统的装置。拥有单个中央处理机的系统一般都有一个控制板，控制板上装有接通和断开电源用的开关、引导系统用的开关和将信息存入寄存器用的开关等。控制板上还会有指示电源状况和各寄存器内容的指示灯。此外通常还会包括一个单周开关和一个单指令开关。后来发展的系统设有一个操作台式阴极射线管显示终端，用以履行这些功能。
随着对数据处理提出的要求的增加，采用了双处理机。操作员面板或显示终端耦合到其中一个处理机上，该处理机就成了主处理机。当主处理机出问题时，另一个处理机可成为主处理机。
随着数据处理系统可靠性的提高，用户无需花钱雇用来处理硬件或软件出现的问题的专职人员。于是许多制造厂家生产了具有远程维修能力的系统，即维修人员可从中心站进行操作，并使用数据处理站和中心站的调制解调器在电话线路上传输数据，直接与各数据处理系统取得联系。一九八三年五月出版的订货号为VF16-01的《汉尼威尔公司触动式拨号器运程用户指南》中介绍了一种典型的系统。该典型系统包括若干中央子系统、一个主存储器和若干处围控制器，全部都共同耦合到一个系统总线上。其中一个中央子系统直接耦合有一个系统控制设施。系统控制适配器上耦合有一个远地维护显示终端、一个本地显示终端和一个辅助设备(一般是一个记录打印机)。
系统控制设施所耦合的那个中央子系统就成了主中央子系统。主中央子系统接收所有来自系统控制设施的控制信息，并将该控制信息传递给整个系统总线上的其它子系统。
各个子系统在主中央子系统的控制下执行它们的质量逻辑测试(QLT)，主中央子系统又把结果报导给系统控制设施。
各中央子系统还具有一个监视计时器和一个实时时钟，控制着软件过程。
子系统控制设施只有当主中央子系统操作正常时才完全投入运行，因此系统控制设施耦合到主中央子系统只是作为一个维护工具，它检测各主中央子系统故障的能力是极其有限的。
此外，系统控制设施在电源事故报警的情况下不能很快使用系统总线，而是需要等待主中央子系统使用总线。由于主中央系统的优先权比其它子系统(包括存储子系统和一些外围子系统)的小，因此报警可能延迟。
一般系统都需要在个别子系统中配备两套各种各样的设备，因此具有成本高开销大的缺点。这些设备包括各种系统计时器，引导装入设备和QLT控制设备。
因此，本发明的首要目的是提供一种更可靠的数据处理系统。
本发明的另一个目的是制取一种带有系统管理设施的数据处理系统，该系统管理设施能直接与耦合到系统总线的诸子系统联络。
本发明的另一个目的是制取费用较小的系统管理设施。
本发明数据处理系统的一个最佳实施例包括若干子系统和一个系统管理设施(SMF)，全部都共同耦合到一个系统总线上。SMF与系统总线耦合在使它具有使用系统总线最高优先权的位置。各子系统包括若干中央子系统和一个主存储器子系统。SMF包括一个微处理机和若干集中化的设备，通过来自各中央子系统(CSS)的指令经由系统总线可使用这些集中化设备。在该最佳实施例中，这些集中化设备包括系统计时设备、电源和温度指示检测设备、系统初始化装置和系统质量逻辑测试(QLT)控制设备。操作员使用SMF时，在本地通过一个系统显示控制台进行，在远地通过远地维护显示控制台进行。
系统的初始化是在通过电源和温度设备检测出电源电压符合系统要求时进行的。SMF的软件程序常驻在与其有关的存储器中，该软件程序在微处理机控制下检验SMF的内部操作及其与系统总线连通的能力。
检验出内部已工作时，SMF就通过其它存储在存储器中的软件程序启动其余的子系统，使借助主存储器子系统往各中央处理子系统装入引导软件程序和QLT软件程序的过程开始。
在正常操作过程中，SMF可能给任何CSS发出一系列专用指令。这些专用指令对系统总线具有最大优选权，会被特指的CSS所识别。这些专用指令与包括各种计时设施的计时设备的系统计时有关。这些计时设施包括实时时钟、监视计时器和日钟计时器。
各CSS能通过产生诸如给监视计时器装入、读出监视计时器、给实时时钟装入、读出实时时钟、给日钟计时器装入和读出日钟计时器等指令使用所有这些计时设施。当各计时设施递减计数到零时，SMF的一些专用指令(例如实时时钟中断指令和监视计时器中断指令)使CSS中断。
SMF专用指令包括发给CSS协助维护和协助软件排除错误的指令。它们包括停止CPU(中央处理机)、步进CPU、操作CPU、读出CPU各寄存器、写入CPU各寄存器和状态改变指令等。状态改变指令用以向CSS发出电源出故障、注意电源情况或注意温度情况的警报。这使CSS可以采取适当的措施，包括安全存储各寄存器的内容和有秩序地停机等。CSS可以继续运行，并在SMF打印机上打印出运行记录通报，警告维修人员。或者，CSS可以对电源或温度警报不予置理。
检测出有差错发生时，SMF可发出专用指令，指示CSS执行质量逻辑测试。
此外，当已进入正常启动状态时，即SMF已从远地控制台收到规定的口令时，这些专用指令也可以由操作员从系统控制台或远地控制台发出。
要了解实现本发明方法的方式和制造本发明装置的方法以及该装置的工作方式，最好借助下面的详细说明和附图。附图中，各图中同样的元件采用相同的编号，其中图1是整个数据处理装置的方框图，包括系统管理设施接线的一些细节。
图2是耦合到系统总线的系统管理装置的方框图。
图3是表示在系统总线上中央处理机发送给系统管理装置的指令和应答的图表。
图4是表示在系统总线上系统管理设施发送给中央处理装置的指令和应答的图表。
图5是表示系统管理设施中各集中化设备的控制的软件方框图。
从图1可以看到紧密耦合的多处理机数据处理装置(DPU)1，该装置包括多个中央子系统(CSS)3至5、多个主存储器10至12、多个外围控制器14至16和一个系统管理设施(SMF)20，全部通过它们各自的系统总线接口2至10共同耦合到系统总线2上。
多个设备1 18耦合到外围控制器1 14，多个设备N17耦合到外围控制器N16。多个外围控制器14至16可包括磁盘控制器、磁带控制器、通信控制器和单元记录控制器，这些控制器都耦合有它们相应的磁盘驱动器、磁带设备、通信线路和单元记录设备。
各多个CSS3至CSS5的结构都相同。CSS3包括一个中央处理处理机组(CPU1A4和一个CPU1B6)，两者都使用耦合到系统总线2的高速缓冲存储器18彼此独立地进行操作。CSS5包括一个CPUNA24和一个CPUNB26，两者都用耦合到系统总线2的高速缓冲存储器8彼此独立地运行。CPUNA24和CPUNB26经由高速缓冲存储器28通过主存储器12访问主存储器10。CSS3至CSS5执行公用操作系统的任务并共用一个公用主存储器，因而它们作为紧密耦合的多处理机工作。
应该指出的是，CPU1A4和CPU1B6以后用CPU4和CPU6表示。同样，CPUNA24和CPUNB26用CPU24和CPU26表示。
SMF20用以集中控制DPU1。集中按制内容包括整个DPU1系统的初始化、质量逻辑测试(QLT)的集中控制、系统计时器的集中化和向耦合到系统总线2的各子系统发出电源和箱内温度警报。在供电系统22与SMF20之间借助供电控制接口(PC1)21提供一系列控制信号。来自供电系统22的控制信号给SMF指示DPUI的供电情况。来自SMF20经由PCI21送到供电系统22的控制信号规定了供电系统为测试DPU1规定的操作电压范围。SMF20会在规定电压范围进行质量逻辑测试，以隔离和识别各边缘逻辑元件。
显示控制台34使操作员可用DPU1通过显示终端接口(DTI)29与SMF20联络。SMF20从显示控制台34接收信息，并将其通过控制台适配器接口(CAI)31和控制台适配器30加到系统总线2上。显示控制台34经由系统总线2、控制台适配器30、CAI31、SMF20和DTI29接收来自DPU1的信息。显示控制台34一般为具有一个手控键盘和一个阴极射线管(CRT)显示器的汉尼威尔VIP7300终端。CAI31和DTI29一般为RS232或RS422通信接口。
SMF20支持远地维护的能力。远地控制台42可以是一台由操作员控制的显示终端或者是一台无人照看的电子计算机。远地控制台42经由调制解调器38、通信线路40、调制解调器36和远地维护任选接口(RMO)37接到SMF20。调制解调器36和38一般为R1XON调制解调器，例如，能以300波特信号速度发出出呼叫信号的T113C调制解调器，能以300波特信号速度发出和回答呼叫信号的T103J调制解调器和能以1200波特信号速度发出和回答呼叫信号的T212A调制解调器。
远地维护操作使远地站可以判定各种软件和操作故障、识别各种硬件故障、向中央DPU1发送软件插入码之类的信息和给现场维护操作提供后援。
SMF20只有收到规定的口令，远地站才能使用它，并通过它使用DPU1，以便进行集中控制。
辅助设备接口(ADI)33(一般为RS232C接口)将辅助设备32与SMF20连接起来。辅助设备32一般为记录状态信息或提供显示在显示控制台34阴极射线管上信息复制件的打印机。
SMF20在DPU1的起动过程中会启动质量逻辑测试(QLT)机构，以确保所有子系统都耦合到系统总线2上，而且正确工作。若测试结果不合格，SMF20就会通过PCI21给供电系统22发出信号指示出当时的情况，并在显示控制台34、远地控制台42和辅助设备32上将错误显示出来。
所有子系统请求使用系统总线2，具有最高优先权的子系统获得允许使用。由于要求SMF20对某些系统实时情况(例如供电故障检测)能快速反应，因此SMF20被授予使用系统总线2的最高优选权。
图2是耦合到系统总线2上的SMF20的方框图。系统总线2以系统总线(控制)2-2、系统总线(数据)2-4和系统总线(地址)2-6表示。系统总线接口2-10的操作情况通常如乔治J.巴娄发明的题为“具有数据完整性技术的数据处理系统”的美国专利3，995，258所介绍的那样。
微处理机20-2通过存储在微处理机可编程只读存储器(PROM)20-38中的软件程序控制SMF20/系统总线2接口。微处理机20-2是1983/1984 Zilog元件数据手册第十版第三卷中所介绍的Zilog Z80中央处理机。微处理机20-2本身受存储在微处理机可编程只读存储器(PROM)20-38中软件的控制。RAM20-44和PROM20-38从微处理机20-2通过驱动器20-24经由16位微处理机地址总线20-54接收地址信号A0至A15。数据信号D0至D7是在RAM20-44与微处理机20-2之间并从PROM20-38通过8位微处理机数据总线20-56和收发机20-26传送。
当SMF20已使用系统总线2时，接收机20-68就从系统数据总线2接收三十二个数据信号BSDT00-31，并将它们存储在输入数据寄存器20-16中。在微处理机20-2的控制下，该数据从寄存器20-16读取，然后通过多路转换器(MUX)20-17、数据总线20-52、收发机20-22、收发机20-26和数据总线20-56，每次8位存储在RAM20-44的存储单元中。接收机20-70和输入地址寄存器20-36从系统地址总线2-6接收三十二个地址信号BSAD00-31，然后在微处理机20-2的控制下每次8位地将它们存储在RAM20-44的存储单元中，接收机20-64和输入控制寄存器20-12则从系统控制总线2-2接收三十二个控制信号，并按与各数据信号类似的方式每次8位将它们存储在RAM20-44的各存储单元中。输入寄存器20-36、20-16和20-12作为RAM20-44的存储单元由微处理机20-2加以识别，并微处理机20-2经由驱动器20-24和地址总线20-54给RAM20-44发送适当地址。在CSS3至5与系统总线2之间的系统总线接口2-10上的输入和输出寄存器与装在系统总线接口2-10中的诸寄存器20-10、20-12、20-14、20-16、20-34和20-36类似，且具有相同的功能。
微处理机20-2通过访问RAM20-44中各相应存储单元并每次8位地读出数据来启动往32位输出数据寄存器20-14中装入数据信号BSDT00-31的操作。通过微处理机20-2访问RAM20-44中相应各存储单元并每次8位地读出各地址信号，将地址信号BSAD00-31装入32位输出地址计数器20-34中。同样，微处理机20-2访问RAM20-44中相应各存储地址并每次8位读出控制信息，将总线控制信息装入32位输出控制寄存器20-10中。
引导和QLT ROM20-39存储写入主存储器10至12中的测试模式和软件测试程序。CSS3至5访问这些测试模式和软件测试程序，以检验CSS3至5是否工作。ROM20-39在微处理机20-2的控制下直接装入输出数据寄存器20-14中。当SMF20要求使用且获准使用系统总线2时，经“现在是我的数据周期”信号MYDCNN启动的诸驱动器20-66，20-62和20-72将存储在输出数据寄存器20-14、输出控制寄存器20-10和输出地址计数器20-34中的信息传送到系统总线2上。
系统计时器20-32包括一个实时时钟、一个临视计时器、一个日钟计时和若干超时性能，它对所有子系统进行集中定时控制。
来自CSS3至5的任何CPU4至CPU6的指令将等于当天当时的时间与在实时队列最上面处理过程的起动时间的差值装入实时时钟中。当当天当时的时间等于起动时间时，就有实时时钟中断信号发出。该信号使得SMF20发出一个指令，以中断那个将实时时钟信号装入的CPU，警告操作系统开始进行队列最上面的处理过程，并为下一个处理过程再装入实时时钟。其最大时间间隔约为8.4秒。
临视计时器用以保护DPU1免受某些软件故障的影响，这些故障表现为处理过程操作时间“过长”。来自任何CPU4至CPU26的指令将预定时间装入递减临视计时器中。若临视计时器在递减到零之前不重新装入，就有中断信号发出，使得SMF20给CPU4至CPU26发出一个指令，警告操作系统某些处理过程可能陷入无限循环中。最大时间间隔约为8.95分钟。
日钟的时间从一个用电池作为备用电源的实时日历装入，每一毫秒增时一次。实时日历以12二进制编码十进制数字存储当年、当月、当日、小时、分和秒。
SMF20可在系统总线2的各项操作中作为主系统管理设施或作为从属系统管理设施运行。当SMF20启动耦合到系统总线2上的其它子系统，并给该诸子系统发送指令时，它即起主统管理设施的作用。作为主系统管理设施，SMF在系统总线2上向任何子系统引发一般指令，并通过CPU4至CPU26引发特殊指令。
SMF20从任何CPU4至CPU26接收主动提供的指令，且从任何其它耦合到系统总线2上的子系统接收预期的应答时，它即起从属系统管理设施的作用。
SMF在系统总线2进行绕回测试操作的过程中，即起主系统管理设施的作用，也起从属系统管理设施的作用-SMF20在系统总线2上送出数据时，起主系统管理设施的作用，从系统总线2接收同一类数据时，起从属系统管理设施的作用。参看图2，在绕回测试操作过程中，32位数据从RAM20-44被装入到输出数据寄存器20-14中。这时SMF20向自身提出要求使用非存储系统总线2的要求。SMF20会识别该请求，并与系统总线2连接，以便通过驱动器20-66、系统数据总线2-4和接收机20-68将输出数据寄存器20-14的内容传送到输入数据寄存器20-16中。比较器20-20检验两寄存器20-14和20-16的内容是达到正确运行所要求的两者相等的条件。
SMF20在总线控制信号BSYELO低的情况下给其它耦合到系统总线2的子系统发出作为标准指令的指令。SMF20在总线控制信号BSYELO高和控制信号BSMREF低的情况下给CPU1A4至CPUNB26发出特殊指令，指示各地址信号代表一个CPU通道地址和一个操作码而不代表存储器10至12的地址。
系统总线请求和应答控制逻辑20-18包括三个超时电路。若SMF20作为主系统管理设施请求使用系统总线2而三微秒过后被要求的子系统-从属系统管理设施没有响应，则就终止系统总线2的周期。
若其它子系统中的一个作为主系统管理设施请求使用系统总线2而从属系统管理设施在5微秒内没有响应，则系统总线2的周期就被终止。
若启动SMF20读出周期，而在一毫秒内没有收到预期的系统总线2应答周期(第二半总线周期)，就终止系统总线2的操作。
当SMF20响应系统总线2作为从属系统管理设施的请求时，SMF20或者发出总线信号BSACKR，确认该请求，或者发出总线信号BSNAKR，拒绝该请求。
显示控制台34通过DTI接口29耦合到通信控制器20-8。通信控制器20-8通过接口CAI31和控制台适配器30耦合到系统总线2。这种布局使SMF20可以控制控制台1和DPU1系统之间的通信。
SMF20经由耦合到通信控制器20-6的接口RMO37控制远地维护。通信控制器20-6还通过ADI33接口控制辅助设备32。来自微处理机20-2驱动器20-24和地址总线20-60的各地址信号A14和A15控制着控制器20-6和20-8。信号A14选择通道A或通道B。信号A15使得数据或控制信息被加到数据总线20-50线路上。数据或控制信息在微处理机20-2、通信控制器20-6和20-8和数据总线20-58之间传送。
操作员可书写的E PROM20-46起下列作用存储包括一个防止未经授权人士擅自通过远地维护接口使用本装置的口令的信息;识别存储引导软件的装置的信息;通过12个存储单元识别主存储器10，为执行该引导软件，该引导软件即写入该12个存储单元中;用以指示DPU1系统待执行的各种不同QLT测试功能的控制位;和识别是哪一个外围设备存储该软件，以通过写入该软件所在的12个存储单元控制CSS3至5和主存储器10。
方式寄存器20-30耦合到数据总线20-52，它执行下列操作1.限定SMF20对系统总线2优先位的诊断控制;
2.控制输出地址计数器20-34的递增/递减计数过程;
3.启动比较器20-20以比较数据总线2-4;
4.通过5个指令控制SMF20对CSS3的响应;
5.在QLT和开始供电过程中控制系统总线2的特殊操作。
方式寄存器20-30通过收发机20-22和数据总线20-52写入微处理机20-2，并由微处理机20-2读取。
方式寄存器20-30由布尔方程为A8·
A9·
A10·A11·A0·A1·A2·
A3·
A4·
MI·MREQ的信号ENBLIX启动。
方式寄存器20-30时钟信号CKMDB0-2由布尔表达式
ENBLIX·
A12·
WR·
A13·(
A14·
A15)产生。(CKMDB0的布尔表达式为
A14·
A15;CKMDB1为A15·
A14，CKMDB2为A14·
A15)。
SMF20接收供电系统22接口PCI21的信号。这些信号表示一系列情况。
电源接通/故障信号SYSPWN向SMF20指示交流输入电压和各输出逻辑电压符合规格。于是SMF20起动DPU1系统初始化操作。若切除交流电源，电源接通/故障信号SYSPWN降低。但输出逻辑电压仍然会在三毫秒内符合规格，给DPU1系统有时间有秩序地停机，以防止丢失数据。
电源状态信号PWRYLO表示所有供电情况合乎规格。电源状态信号变低表明电源不工作。
供电系统22可包括电池备用电源，以便使主存储器10至12中的数据始终保持有效。若存储器有效信号BBUATV低，则表明尽管有了电池备用电源，存储器电压下降，主存储器10至12中的信息可能失效，存储器开始再装入。
来自供电系统22控制板上一个开关的键锁信号起动板锁存信号，以控制操作员使用DPU1系统的功能性。SMF20从PCI21接口收到的这些信号加到多路转换器20-28上。微处理机20-2通过数据总线20-52和收发机20-22接收这些信号，以采取适当行动。
SMF20在系统总线2上发出一个电源接通信号BSPWON，告诉耦合到系统总线2上的所有子系统供电情况符合要求。信号BSPWON消失，给子系统3毫秒的“整顿”时间。
此外，在电源接通期间若电源接通/故障信号SYSPWN升高，就会通过驱动器20-63将主清除信号BSMCLR强加到系统总线2上，以使所有适当的逻辑功能复位。SMF20经由PCI21接口给供电系统发送若干信号。在测试操作期间，微处理机20-2发出一个高电压输出范围控制信号HIMARG和一个低电压输出范围控制信号LOMARG，以使所有供电子系统上的输出范围在±2%内变化。
系统总线信号BSQLTI表示所有其它耦合到系统总线2上的子系统都正确连接、供了电且已成功地完成全部(QLT)测试程序。QLT19从数据总线20-52接收总线信号BSQLTI和数据信号，表明SMF20正确执行其QLT并产生发送给供电系统22和接口21表明DPU1系统完全已检查过的信号BSQLTA。只要任何单元在进行其QLT或有任何QLT故障，信号BSQLTA总是真的。只要QLT测试成功，BSQLTA就是假的。
SMF20包括一个温度探测器20-40，用以监测DPU1系统柜温度并在柜温度超过38℃的最高温度值时，发出高温信号TMPYLO。若柜温过高，温度探测器(图中未示出)会打开，切断电源。这使得电源接通/故障信号SYSPWN给系统总线2发出信号BSPWON，通知系统总线2上的所有子系统进行各自的停电程序。
高温信号TMPYLO加到MUX20-28上，使其可使用微处理机20-2。
来自通信控制器20-6和20-8的信号也加到MUX20-28上，使微处理机20-2可以对传输数据线路进行取样，并检测接收设备何时作好接收数据的准备。
信号ENBMUX起动MUX20-28，该信号由下列布尔表达式产生ENBMUX＝
A8·A9·
A10·
A11·
ENMBOR·
MI·
MREQ其中ENMBOR＝A0·A1·A2·
A3·
A4。
信号MREQ由微处理机20-2产生，来指示地址总线20-54不包括RAM20-44地址。信号MI由微处理机20-2产生，表明这不是个操作码取出操作。
地址总线20-54信号A14和A15选择四个MUX20-28的每个输出信号。
SMF20输出寄存器、输出数据寄存器20-14、输出控制寄存器20-10和输出地址计数器20-34分别通过倒相驱动器20-66、20-62和20-72耦合到系统总线2(2-4、2-2、2-6)。数据从数据总线20-52每次一个字节地输入到这些输出寄存器中。这些输出寄存器作为RAM20-44的存储单元由微处理机20-2编址。输出数据寄存器20-14也可从系统计时器20-32的宽边或引导和QLT ROM20-39装入。此外，微处理机20-2也将连续地址装入输出地址寄存器20-41中，以便将数据成块传送到主存储器10至12中。
给输出寄存器装入用的信号是通过对适当的地址线路解码并将它们与来自微处理机20-2的控制信号结合起来产生的。本说明书没有包括对奇偶性的产生和检验方面的介绍，因为它不属于本发明，但熟悉本专业的人士都知道，奇偶检验是在每次传送字节之后进行的。
不包括奇偶性的输出数据寄存器20-14一般是由八个74LS298多路转换寄存器组成，其“0”输入耦合到数据总线20-52上，“1”输入耦合到引导和QLT ROM20-39输出上。寄存器20-14由各地址解码器20-4中的逻辑电路装入，其布尔表达式如下启动信号ENBLOX＝MI·MREQ·A0·A1·
A2·
A3·
A4·
A8·
A9·
A10·
A11注意本说明书中的所有布尔表达式代表地址解码器20-4的逻辑电路。去各址解码器的输入信号有地址信号A0至A15和微处理机20-2的信号MI·MREQ、IORQ、WR和RD。地址解码器20-4发出控制着SMF20各逻辑元件的逻辑控制信号。
多路转换寄存器20-14个个都存储4个位，因此每次两个(每次一个字节)地由时钟信号CKDTB0、CKDTB1、CKDTB2和CKDTB3装入。
CKDTB0＝ENBLOX A12
A13
A14
A15CKDTB1＝ENBLOX A12
A13
A14A15CKDTB2＝ENBLOX A12
A13A14
A15CKDTB3＝ENBLOX A12
A13A14 A15信号BPTDOT选择ROM20-39的输出或系统计时器30-32的输出。BPTDOT的布尔表达式为(A8·A9·A10·A11·A12·A13·IORQ·
MI+TODRWST)。
微处理机20-2各信号的意义如下。
MI和MREQ一起，表示这不是个操作码取出操作。MREQ表示地址总线不为存储器读或写操作保留一个有效地址。
RD表示微处理机20-2要从存储器或输入/输出设备读取数据。
WR表示微处理机20-2数据总线上保留有效数据，以供存储在编址存储器存储单元中或输入/输出设备中。
IORQ·
MI表示，这不是一个输入/输出设备地址，也不是一个微处理机20-2的操作码取出周期。信号TODRWT表示通过输出数据寄存器20-14转移到系统总线2的系统计时器20-32当日的时间。
至于输出数据寄存器20-14的宽边装入，来自系统计时器20-32的表示当日转移的时间或由微处理机20-2所产生的信号BP2MDT的信号MYDTCK并行产生时钟信号CKDTB0至CKDTB3。
信号BP2MDT的布尔表达式为(A8·A9·A10·A11·A12·A12·A13·IORQ·
MI)输出控制寄存器20-10一般由两个74LS274寄存器、一个74LS174寄存器和一个74LS374寄存器构成，全部都耦合到8位数据总线20-52上。各控制信号分别由信号CKCMB0至CKCMB3计入各寄存器中。它们的布尔表达式为CKCMB0＝ENBLOX
A12·
A13·
A14·
A15CKCMB1＝ENBLOX
A12·
A13·
A14·A15CKCMB2＝ENBLOX
A12·
A13·A14·
A15CKCMB3＝ENBLOX
A12·
A13·A14·A15信号TDSHBD禁止74LS374寄存器在日钟时间转移过程中为信号CKCMBO所定时的输出。系统复位信号CLRFLP使其余三个寄存器复位。
74LS374寄存器存储着图5A至5E所示的八个指令信号。这些信号是BSYELO、BSBYTE、BSDBPL、BSDBWD、BSSHBC、BSLOCK、BSWRIT和BSMREF。在非当天时间转移期间，这些总线信号直接加到驱动器20-62。
输出地址计数器20-34包括四个一九八三年《得克萨斯仪表ALS/AS(先进低功率肖特基/先进肖特立)逻辑数据手册》中介绍的74AS869计数器。该计数器有四个操作方式清零、递减、装入和递增。装入计数器的操作由加到四个计数器的信号MYADUP和加到各计数器的信号CKADB0至CKADB3启动。它们的布尔表达式为CKADB0＝ENBLOX
A12·A13·
A14·
A15CKADB1＝ENBLOX
A12·A13·
A14·A15CKADB2＝ENBLOX
A12·A13·A14·A15CKADB3＝ENBLOX
A12·A13·A14·A15信号MYADUP由微处理机20-2存储在方式寄存器20-30中，表示装入或递增操作方式。在引导和QLT操作过程中，各计数器开始时一次装入一个字节，然后在地址寄存器20-41从ROM20-39读出数据的情况下顺次递增，以便转移到输出数据寄存器20-14中。
各时钟信号MYADCK加到各计数器20-34的时钟输入端给计数器定时。信号MYADCK由延迟的确认信号BSACKR产生。
输入数据寄存器20-16由四个74S374寄存器构成。输入地址寄存器20-36由四个74LS374寄存器构成，输入控制寄存器20-12则由两个74LS374寄存器、一个74LS374寄存器和一个74AS823寄存器构成。74AS823寄存器接收控制着SMF20输出到系统总线2上各指令的八个总线信号BSYELO、BSBYTE、BSDBPL、BSDBWD、BSSHBC、BSLOCK、BSWRIT和BSMREF。
所有上述输入寄存器20-16、20-36和20-12是在按下列三个条件下产生的时钟信号MBIPCK的控制下装入的1.系统总线请求和应答控制逻辑20-18起从属逻辑的作用并从系统总线2接收确认指令信号BSACKR或第二半总线周期指令信号BSSHBC。
2.应答控制20-18在绕回测试过程中检测出一个3微秒超时。
3.SMF20在测试方式过程中确认自己。
在绕回测试方式过程中，比较器20-20上加有来自输入数据寄存器20-16的三十二个输出数据信号。该数据信号也加到MUX20-17上，以便在微处理机20-2控制下每次一个字节地转移到数据总线20-52上。MUX20-17的输出由信号ENBL2X启动，该信号的布尔表达式为A0·A1·
A2·
A3·
A4·
A8·
A9·A10·
A11·
MI·MREQMUX20-17由信号REGSL0、REGSL1和REGSL2进行选择。该信号的布尔表达式为REGSL0＝(ENBL2X(A12·A13·
A14+A12·
A13·
A15+A12·A14·A15)+
ENBL2X·A15)RDREGSL1＝(ENBL2X(A12·
A13·A14+A12·A13)+
EMBL2X·A14)RDREGSL2＝(ENBL2X(A12+A12·A13)+
EMBL2X·A13)RD构成输入地址寄存器20-36的四个寄存器的输出信号分别在信号RDDO24、RDDO25、RDDO26和RDDO27控制下加到数据总线20-52上。构成输入控制寄存器20-12的四个寄存器分别在信号RDDO20、RDDO21、RDD022和RDD023的控制下加到数据总线20-52上。信号MBIPCK将诸地址信号定时存入寄存器20-36中。
RDDO2X当X从0变到7时的布尔表达式为ENBL2X·RD·A12·A13·A14·A15其中二进制A13·A14·A15＝X。
微处理机20-2将在数据总线20-52收到的地址字字节、数据字节和指令字节存储在RAM20-44中预定的存储单元中，供以后在软件控制下操作之用。
下面诸控制信号是用作SMF20在系统总线2上发送的和从系统总线2上接收的指令的一部分BSYELO(黄色)此信号在第二个半总线周期为真时表明伴随传送的信息已得到校正。因此它表示一种软故障，而且可以认为表示在故障变为硬故障之前可能需要进行维修。主存储器10至12在读出应答时使用此信号，以指示所发现且已校正的错误。
此信号在存储器读出请求过程中为真时限制读出请求。在读出请求过程中对BSYELO真的响应取决于所涉及的存储器和地址。
BSYELO在SMF20给CSS3至5的指全的过程中为真时，则将SMF20指令识别为提供BSMREF伪，这表明各地址引线包含一个通道地址和一个操作码。
BSBYTE(字节)此信号为真时表示，当前的传送是字节传送而不是字传送。
BSDBWD(双字)此信号和BSDBPL在读出请求过程中使用，用以表示希望从主存储器10至12获得多少数据字，和以怎样的格式获得。在(从存储读器至请求者)的读出应答循环过程中，BSDBWD表示一个或两个数据字是否在系统总线2上。
在写入请求时，此信号与BSAD23、BSBYTE和BSDBPL联合使用，以识别应往存储器中写入什么样字节组合的32位操作数。
BSDBPL(双拉)此信号与BSDBWD联用。在读出应答周期过程中，BSDBPL表示该应答是否是最后的所要求的数据元件。
BSSHBC(第二半总线线周期)此信号可用以识别第二总线周期，作为对读出请求的响应或与BSLOCK一起作为置位或复位锁存电路的信息。
BSLOCK(锁存)此信号为真时表示，此周期是以从属存储器(通常是主存储器10至12)中锁存触发器的状态为前提的，以表明此周期与BSSHBC一起不是测试和置位，就是复位锁存触发器，以将系统各处理过过程同步化。
BSWRIT(总线写入)此信号为真时表明此转移是从主SMF到从属SMF的。此信号伴随一个转移过程为假时，主SMF是在向从属SMF要求信息的。有信息存在时，就会作为单独转移提供。
BSMREF(存储器参考)此信号为真时表明，各地址引线包含一个存储地址。此信号为伪时表明，各地址引线包含一个通道代码和一个操作码。
BSREDL(红左)此信号为真时表明，伴随传送的信息有错误。存储器在读出应答中使用此信号，以表示在返回的最左边的字(若两个字并行返回)或单个字中有不能校正的错误。
BSREDR(红右)此信号为真时表明，伴随的传送信息有错误。存储器在读出应答时使用此信号，以表示在返回的最右边的字(若两个字并行返回)中有不能校正的错误。
BSLKNC(锁存;无存储周期)此信号只有在锁存存储器读出请求过程中(BSLOCK为真)才具有重要性。此信号为真时，它指示存储器禁止所要求的实际读出操作，同时允许与该请求有关的其它操作进行下去。无论BSLKNC是真是假，对该请求的响应-BSACKR或BSNAKR都会一样，同时会进行对主存储器10至12中的锁存触发器进行置位、清零和测试。不容许进行存储模件周期;不会发生第二半总线周期，存储器也不会繁忙起来。
BSPINT(回复中断)当再次处在接收各种中断信号时，此信号通常由CSS3至5发出(在某些情况下也可由SMF-20发出)。在一个或多个原先的中断请求被否定之后，各中断就被堆积在外围存储器14至16中。在检测出BSRINT真的已转换时，该诸控制器会再次试图将中断发送给CSS3至5(这可能会导致另一个否定(NACK)响应)。
应该指出的是，接收控制器14-16视此信号为非同步，但BSRINT的发送者必须与系统总线2周期同步，以防止一个以上的驱动器源同时在微处理机系统的系统总线2上工作。
BSRINT至少在100毫微秒中应有效，而且可从BSRINT“模糊”的后沿转换具有反常系统的行为。
BSPWON(总线电源接通)当所有供电部分处于正常状态，且柜内温度在容许运行极限内时，此异步信号一般是真的。当系统不正常时(即电源控制失调、过载、“红色水平”超温等)，此信号变假。
信号BSPWON通常由SMF20通过供电系统22提供的信息产生，但在某些情况下也可由某些通信控制器20-6和20-8驱动，以便从上线主机模拟系统的回复。在电源接通的过渡过程中BSPWON的正向上升沿表示系统电源已上升且稳定下来，且系统初始化即将开始。在初始化之后，电源稳定接通的情况表明系统处于稳定工作情况。检测到故障或电源不接通时，BSPWON会过渡到断开状态，所有外围控制器14至16必须将总线上的所有通信停掉，进行自行初始化，使CSS3至5可以将系统状态和收集到的信息存储在主存储器10至12(存储器必须是非易失性的以适应再启动的情况)。BSPWON向假的情况过渡必须比直流实际失去调节的过程至少提前3.0毫秒，而在检测出故障之后，各存储控制器应在2.5至3.0毫秒之后进入保护状态(不容许有总线周期)，以保存系统状态信息。
BSACKR(肯定)这是加到主SMF的从属信号，该主SMF通过使该信号为真而容许转移过程进行。
BSNAKR(否定)这是加到主SMF的从属信号，该主SMF通过使该信号为真而不容许转移过程进行。
BSWAIT(等待)这是加到主SMF的从属信号，该主SMF通过使该信号为真而暂时不容许转移过程进行。
BSDCNN(现在数据周期)此信号为真时表明，某一具体主SMF在进行系统总线2的转移，具已将信息加到系统总线2上，以供某些特定的从属SMF使用。此信号为假时，系统总线2为空闲或处在总线周期之间。
BSMCLR(总线主控器清除)此异步信号通常是假的，当检测出系统情况要求完全异常结束系统操作，且需要SMF20履行“停止”、“再起动”就“再引导”操作时，此异步信号变真。主控器清除源通常引自电源接通序列和控制板清除按钮(两者都是SMF20产生的)，但也可从某些能从一个所附主机上进行下线装入的通信控制器产生。
当BSMCLR为真时，系统总线2上的所有装置会进入初始状态。此外，能这样做的装置会进行它们的质量逻辑测试。当SMF20接收BSQLTA信号时，就显示出QLP已顺利完成。
BSRESQ(应答限制器)此信号与BSACKR共同受驱动，向提出请求的总线主控器表明，从属SMF识别功能性的请求，而且正在进行适当的应答。有三种请求可以选择此限定的应答能产生两字第二半总线周期的读出请求(用BSDBWD……真表示);
试图写入数据信号BSDT16至BSDT31的写入请求(用BSDBWD……真表示);
试图无需令其循环而将存储器封闭或开启的读出请求(用BSLKNC……真表示)。
系统总线请求和应答控制逻辑20-18包括主控逻辑，用以使SMF20可以控制系统总线2，并将SMF20指令或对一指令的响应经由系统总线2发送到从属装置。
由于SMF20在系统总线2上占有最高优先权的位置，因此若SMF20请求使用系统总线2，则当时的总线周期一完成，就会接收该请求，将其安排在下一个周期。逻辑20-18会产生信号MYDCNN，该信号加到驱动器20-66、20-62和20-72，以便将数据、地址和控制信息加到系统总线2上。逻辑20-18还在系统总线上发送总线信号BSDCNN，以通知所有子系统系统总线2处在“使用”中。
这时逻辑20-18等待来自系统总线2的一系列应答的任何一个应答。可能的应答有1.在3微秒中没有收到任何应答。
2.收到“等待应答”(BSWAIT)。
3.收到不肯定的应答(BSNAKR)。
4.“不封闭周期”(LKNC)得到肯定(BLSKNC)(BSACKR)。
5.某个写入(一字写或收到BSRESQ)得到确认(BSACKR)。
6.一个写入(未收到的BSRESQ和双字)得到确认(BSACKR)。
7.一个“读出”周期得到确认(BSACKR)。
若收到BSWAIT或BSNAKR应答，或收到对写入双字请求的应答，逻辑20-18就会终止该系统总线2周期，并再次请求使用系统总线2。
逻辑20-18包括从属控制逻辑，当响应SMF20发送给主存储器10至12、CSS3至5或外围控制器14至16的读出指令预期可以有第二半总线周期时，该从属控制逻辑就受触发。当总线周期包括SMF20通道号十六进制OF，从属控制逻辑也受触发。若处在无错误的情况，且SMF20在系统总线2上向主SMF发送肯定应答BSACKR，则第二半总线周期为SMF20所接收。
若第二半总线周期被接收，从来方式寄存器的信号就根据总线控制信号BSDBWD表示的正在被转移的数据字数使输出地址计数器20-34递增或递减。
若通道号为十六进制数OF，没有奇偶校验错误，而且这不是第二半总线周期(BSSHBC假)，总线地址信号包含操作码和通道号(BSMREF假)，操作码对SMF20来说是合法的，则SMF20会接收一个未经请求的指令。若寄偶性错误或存在不合法的操作码，SMF20会用一个肯定信号BSACKR、一个不肯定BSNAKR信号在系统总线2上应答，或会对该指令不予置理。
ADI33接口将通信控制器20-6的B通道耦合到辅助设备32上。这是一个标准EIA RS-232型Z接口，其数据速率达1200波特。接口信号一般为发送数据、接收数据、数据设定好和请求发送等信号。
CAI31接口将通信控制器20-8的A通道耦合到控制台适配器30上。此接口可以是在RS422异步接口上的RS232C异步接口。RS232C接口信号为发送数据、接收数据、清除发送和数据设定好等信号。RS422接口信号为发送数据、接收数据和数据流控制等信号。
RMO37接口将通信控制器20-6的A通道耦合到远地控制台42上。
RMO37与图1介绍的一般调制解调器36接口。
DTI29接口与通信控制器20-8的B通道耦合，并与CAI31接口匹配。
通信控制器20-6和20-8为前面谈过的Zilog手册中介绍的Zilog Z80SIO/O串行输入/输出控制器。
通信控制器20-6和20-8在一个公用中断线路上中断微处理机20-2。微处理机20-2通过发送
MI和IORQ信号和信号A14和A15来响应该中断。中断控制器20-6或20-8通过在数据总线上发出状态信息来作出响应。这时微处理机20-2根据该状态将指令转移到一软件程序中来处理所要做的工作。该软件响应通信控制器20-6和20-8状态信号时所进行的一般操作为发送缓冲器空信号、扩大状态变化、接收可利用的字符和特殊接收条件。
图3是从CPU4至CPU26经由系统总线2传送到SMF20的信息的格式。图4是从SMF20经由系统总线2发送到CPU4至CPU26的信息的格式。从图中可以看到出现在数据总线2-4、地址总线2-6上的信息和一些出现在控制总线2-2的控制信号。
参看图3，SMF20可以接收来自CSS3至5中一个CPU的一系列指令的任何一个指令，或在响应SMF20所引发的指令时还可以接收来自其中一个CPU一系列应答中的任何一个应答。在这些指令和应答中，信号BSMREF低表示各地址信号线包含一个通道号和一个操作码。DPU1系统中的每一个单元识别其唯一的通道号并对其作出响应。指定给SMF20的通道号为十六进制数OF。各CPU4至CPU6都指定有其唯一的通道号。
某一单元一旦识别出其通道号，就发送一个应答信号，肯定或否定该指令应答。若该单元发出一个BSACKR信号，则表明它已收到该指令或应答信号且对它采取行动，即该单元执行操作码所规定的动作。
SMF20会接收一个装入监视计时器指令(LOADWDT)。地址总线2-6信号BSAD08-17包含SMF20的地址-通道号十六进制数OF。操作码十六进制数11，地址总线2-6信号BSAD18-23要求设定由数据总线2-4信号BSDT16-31所指定的监视计时器间隔时间。数据总线2-4信号BSDT00-09识别CPU启动装入监视计时器指令的通道号。信号BSWRIT表示系统计时器20-32中的装入监视计时器指令是一个写入操作。即监视计时器值会被装入系统计时器20-32中。
任何字段中的K字表示一个常数，对目的单元没有什么意义。
读出监视计时器指令(READ WDT)用操作码十六进制数10地址总线2-6信号BSAD18-23标识。READ WDT指令由经数据总线2-4信号BSDT00-09指定的CPU发出。在这种情况下，SMF20响应其通道号十六进制数OF、地址总线2-6信号BSAD08-17，并请求监视计时器的现时内容。信号BSWRIT表示一个读出操作。
SMF20在响应它原先收到READ WDT指令时将第二半总线周期监视计时器应答(SHBC WDT)发送给通道号识别的CPU，和由SMF20识别的地址总线2-6信号BSAD08-17。数据总线2-4信号BSDT16-31识别SMF20所发送的现时监视计时器值。信号BSSHBC，表示第二半总线周期的操作情况。信号BSWR1T表示写入系统计时器20-32的操作情况。应该指出的是，READ WDT指令的源CPU通道号数据总线2-4信号BSDT00-09是SHBC WDT指令的地址总线2-6信号BSAD08-17的目的通道号。
装入实时时钟指令(LOAD RTC)操作码十六进制数13、读出实时时钟指令(READ RTC)、操作码12和第二半总线周期实时时钟应答(SHBC RCT)以类似的方式按监视计时器指令和应答工作。
操作码十六进制数15标识SMF QLT指令和表明，SMF20应为起动以数据总线2-4信号BSDT00-09表示的指令的CPU启动QLT操作。
操作码十六进制数3E标识读取当日上半时指令(READ MS TOD)，并表明在请求的CPU数据总线2-4信号BSDT00-09正在要求系统计时器20-32中日钟时间最高有效数字的内容。
SMF20给READ MS TOD指令的SHBC TOD MS应答发送日钟时间的最高有效数字，该最高有效数字以数据总线2-4信号BSDT00-31的形式指示给提出请求的CPU。
日指令的读出最低有效时间(READ LSTOD)操作码十六进制数3C请求将日钟时间的最低有效数字发送到源通道号CPU。
SHBC TOD LS的响应方式是给提出请求的CPU发送日钟时间数据总线2-4信号BSDT00-31的时间的最低有效数字。
操作码十六进制数17标识日钟指令的装入最高有效时间(LOAD MS TOD)，该装入最高有效时间表示SMF20正在通过数据总线2-4信号BSDT00-31接收年、月、日和时等数字，以便存储在系统计时器20-32中。操作码十六进制数19标识日指令的装入最低有效时间(LOAD LS TOD)，且导致SMF20通过数据信号BSDT16-31接收分和秒数字，以更新系统计时器20-32中的当日时间。
读出状态指令操作码14请求状态寄存器由数据总线2-4信号BSDT00-31通过SHBC状态应答送回到提出请求的CPU的32位内容。操作码16请求在SHBC状态响应期间通过数据信号BSDT00-15送回的状态寄存器32位中的头16位状态。状态寄存器在RAM20-44的四个存储单元中包含32位。
信号BSDT00-15指示供电和温度的情况，并指示目前有哪一些CPU在工作。信号BSDT16-31指示在质量逻辑测试(QLT)过程中发现的任何故障。
要求发给SMF20的读出识别指令(READ ID)的操作码十六进制数26表示其中一个CPU在请求SMF20的识别码。在一个SHBC ID应答过程中，SMF20会将SMF20识别码十六进制数XXXX送回到数据总线2-4上。提出请求的CPU会借助于所收到的标示码拥有录耦合到系统总线2上的特定SMF20的配置方式的记录。
图4标了SMF20发送给CPU4至CPU26的各项指令。SMF20发出的特定指令具有最高优先权。信号BSYELO高和信号BSMREF低由SMF20产生，该二信号安置在系统总线2上，用以表示这是SMF20发出的特殊指令。SMF20还产生标准读/写主存储器10至12和控制器14至16的指令。
用操作码十六进制数27标识的CPU QLT指令是发送到其通道号由地址总线2-6信号BSAD08-17标识的CPU，以进行QLT测试。数据总线2-4信号BSDT00-09通过发送通道号十六进制数OF将SMF20作为指令源进行识别。
停止CPU指令是通过按压显示控制台34上的停止键钮引发的，或者若为远地维护方式则顺次按压各处在工作状态的CPU的远地控制台上的停止键钮。地址总线2-6信号BSAD08-17识别所有在运行的CPU的通道号。这些在运行的CPU在收到停止CPU的指令-操作码十六进制23时停止执行指令。
用操作码十六进制数29标识的单步CPU指令将通道号地址总线2-6信号BSAD08-17所识别的编了址的CPU投入一步操作方式中。每次按压显示控制台34上或远地控制台(若SMF20是处于远程维护方式)上的“执行”键钮，编址CPU会执行一个指令。
用操作码十六进制数20标识的操作CPU指令促使所有用通道号地址总线2-6信号BSAD08-17标识的在运行的CPU跳过任何暂停指令在运行方式下执行任务。
操作员可通过发出用操作码十六进制数2B标识的WRC PRG将数据输入任何CPU寄存器中。数据总线2-4信号BSDT00-31被写入在用其通道号地址总线2-6信号BSAD08-17标识的CPU的一个用地址总线2-6信号BSAD00-07表示的经选择寄存器中。
用操作码十六进制数25标识的改变指令使操作员可以通过用数据总线2-4信号BSDT24-31发送十六进制数字来改变所选择的CPU寄存器中的两个十六进制数字。
RDC PRG指令是操作员发出的，它用操作码十六进制数20表示编址CPU地址总线2-6信号BSAD08-17将编址CPU寄存器地址总线2-6信号BSAD00-07的内容发送到具有用数据总线2-4信号BSDT00-09表示的一个通道号十六进制数OF的SMF20。
编址的CPU将编址寄存器的内容经由数据总线2-4信号BSDT00-31送回SMF20，在第二半总线周期(用信号BSSHBC标识)过程中借助SHBC READ RG应答用通道号BSAD 08-17识别。此外，若地址总线2-6信号BSAD22若已设定，则表示所指定的CPU处在暂停方式下，地址总线2-6信号BSAD21设定则表示操作员将指定的CPU暂停。应该指出的是，这是CPU产生的第二半总线周期，因而信号BSYELO的状态不重要。
实时时钟中断(RTC INT)指令-操作码十六进制数2F向往系统计时器20-32中的实时时钟装入的CPU通道号地址总线2-6信号BSAD08-17表明，计时器递减计数通过零值。被指定的CPU会采取适当行动。应该指出的是，SMF20的源通道号在表中看到的是十六进制数03CO，用数据总线2-4信号BSDT00-15表示。但信号BSDT00-09表示十六进制数OF。
监视计时器中断(WDT INT)指令操作码十六进制数31向往系统计时器20-32中的监视计时器中装入的CPU通道号地址总线2-6信号BSAD07-17表明，计时器递减计数通过零值，且被指定的CPU会采取适当行动。
状态变化指令操作码十六进制数33向所有在工作的CPU表明，存在一种或多种情况，即电源故障(PF)、温度黄色差错(TY)、或电源黄色差错(PY)、这分别由信号BSDT00、BSDT01和BSDT02表示。此外，信号BSDT12至BSDT15鉴别在工作的CPU。
当供电系统22在电源控制接口21借助信号SYSPWN表明电源出故障，状态变化指令就往所有在工作的CPU发送RF位。所有在工作的CPU会在三毫秒内设法有秩序地停机。
当电源22经由PCI21接口借助信号PWRYLO表明，供电系统22的状态曾转入电源黄色状态，这时在工作的CPU就得到通知，促使它通知操作系统采取适当行动-或者不予置理，或者停机，或者警告维护人员。
SMF20温度检测设备20-40表示何时达最高室温，即温度发黄。所有在工作的CPU得到通知促使操作系统采取任何原来编程了的行动，即或者不予置理，或者停机，或者警告维护人员。
无操作脱机指令(操作码十六进制数21)在SMF20清除被指定的CPU的出错寄存器之前将被指定的CPU(通道号地址总线2-6信号BSAD08-17)脱离线路。
32位出错寄存器(图中未示出)存储与主存储器10至12、外围控制器14至16、CSS3至5和系统总线2有关的DPU1系统状态信息。
SMF给CP的中断指令(操作码十六进制数3F)在QLT操作过程中中断所指定的CPU(通道号地址总线2-6信号BSAD08-17)，以执行地址信号BSAD00-17所指定的操作。这些操作遍及所指定的CPU中内容可访问的存储器的各不同部分。
图5是由微处理机20-2执行的SMF20整个软件操作的方框图。任务管理程序2-100顺序执行一系列软件程序。任务管理程序20-100每10毫秒安排下一个任务。系统计时器20-32每10毫秒发出一个中断信号。微处理机20-2响应该中断信号，并向系统计时器20-32询问有关经由数据总线20-52送往微处理机20-2的控制信息。微处理机20-2发出包含一个指示字的地址，该指示字指向该特定中断控制程序。执行该程序之后，微处理机20-2回到它原来的地方。
软件程序20-200显示SMF20在线路25上的状态，这对应于显示控制台34和远地控制台42的阴极射线管的底线，该状态还在辅助设备32上打印出来。所显示的信息包括SMF状态、情况和方式信息;
DPU1系统控制板信息;
维护方式信息;和SMF20指令和消息。
SMF20状态信息包括有关哪一个CPU产生显示在线路25上的信息的指示，和有关所显示的信息是表示一个指令错误、控制台方式板方式或维护方式，以及CPU所选择的存储器显示。
控制板信息包括所选择CPU寄存器的内容，表明所有在工作的CPU在执行指令，表明DPU1系统是否处在存储读出或存储写入状态，并表明所选择的CSS3至5是否处在单步/起始方式。
板维护和控制台K方式信息包括在QLT操作过程中的错误指示、当SMF20询问时CSS3至5对不可弥补错误的指示和软件错或硬件错误暂停状态的指示。此外，还可以在操作员的控制下显示CSS3至5寄存器的内容。操作员可利用SMF20各项指令起动和禁止远地控制台42、起动控制台维护和控制台K方式，起动和禁止任何CPU，改变或修改诸如通道号和口令之类的参数。线路25也可以通过按压控制键钮和触动键盘的K键钮任意加以显示。
操作员还可以显示包括远地接线和方式转换等状态的信息。
软件程序20-202由远地控制台42启动。在有人照看的操作过程中，远地操作员打电话给系统操作员，建立通话联系。固件任务20-202在系统和远地操作员将他们各自的调制解调器36和调制解调器38放入数据方式时来接管系统操作员借助显示控制台34输入起动远程指令。这促使数据终端处于准备状态并要求由SMF20发送信号以开始数据传输。远地控制台42所发送的口令通过比较，若结果与存储在PROM20-46中的口令一样，就将远地控制台42连接起来。按压预定的控制键钮可以使远地控制台42起动起来，且使显示控制台34停止工作。
在无人照看的操作方式下，SMF20检测出来自数据调制解调器36的警铃信号，促使数据终端准备好并要求发送信号，接收并检验口令并使远地控制台42进入工作状态，如上面谈过的那样。
软件块20-204每次由任务管理程序20-100起动之后执行SMF20自我测试的QLT任务。
这些包括在显示控制台34或远地控制台42上显示信息，例如，所发现的错误情况，和诸如温度黄色、电源黄色、供电错误或系统总线2故障等一系列警告指示。
软件块20-206处理因驻留在其中一个CPU中的QLT软件而产生的主动QLT中断。一般说来，要求的内容是要求在显示控制台34上显示QLT信息。另一项要求可能会使某一个高速缓冲器装置进入初始状态。
软件块20-208响应所有从操作员收到的指令，该操作员可改变操作方式，使远地控制台42起动或中止，并选择应该显示哪一个CPU寄存器。
当QLT任务要求CPU继续进行CPU的QLT测试操作时，软件块20-210就由软件块20-204引发。这时块20-210受驱动。装入CPU功能性之后，块20-204被驱动，于是CPU QLT在SMF20的控制下运行。
在任何时候，任务管理程序20-100会借助软件块20-200至20-210中断正常处理过程，以处理某一数据字。
微处理机20-2中有中断信号加到其INT输入端时，它就被中断了。微处理机20-2发出MI和IORQ信号，该信号为中断设备所接收，该中断设备可以是通信控制器20-6或20-8，或系统计时器20-32的其中一个计时器。该中断设备通过在数据总线20-58上发出状态信息来响应MI和IORQ信号。一般状态信息可以是发送缓冲器空置信号或接收可使用的字符。微处理机20-2可在地址总线20-54上发出地址信号以访问待发送的下一个字符或存储所收到字符用的RAM20-44中的一个存储单元。微处理机20-2还可以利用其它一些状态信息，其中包括循环冗余码校验(CRC)错误状态信息、每个字符的位数和异步方式和同步方式信息。
任务管理程序20-100包括一个软件块20-101用以缓冲正在从SMF20转移到显示控制台34、远地控制台42或辅助设备32的数据。软件块20-102处理显示控制台34在通信控制器20-8的B通道与RAM20-44之间的数据转移。软件块20-103处理控制台适配器30在通信控制器20-8的A通道与RAM20-44之间的数据转移。软件块20-104处理远地控制台42在通信控制器20-6的A通道与RAM20-44之间的数据转移。软件块20-105处理辅助设备32从RAM20-44到通信控制器20-6的B通道的数据转移。软件块20-106在监视计时器或实时时钟递减计数到零时在系统总线2上引发一个指令。其它指令用以装入和读出监视计时器、实时时钟和日钟时间。微处理机20-2响应来自系统计时器20-32的中断信号，以请求表示暂停类型的状态字。微处理机20-2将图4所示的RTC INT信息或WDT INT指令装入输出寄存器20-10、20-14和20-34中，并通过系统总线请求和应答逻辑20-18请求使用系统总线2周期。若CPU处于繁忙状态，就将该应答排成队，任务管理程序20-100则检验任何指令被调用时是否在该队列中。
尽管本发明是参照其最佳实施例进行介绍和说明的，但熟悉本领域的人士都理解到这样一点，即只要不超出本发明的精神实质和范围，是可以对上述和其它内容和细节进行修改的。
权利要求
1.一种数据处理系统，包括若干共同耦合到一个系统总线的子系统，其特征在于，该数据处理系统还包括总线接口装置，将所述系统管理装置直接耦合到所述系统总线上；若干共用资源装置，提供与所述系统的运行状态有关的信息；处理装置，耦合到各所述共用资源装置和所述总线接口装置上；且所述处理装置在响应来自所述共用资源装置的信号时处于运行状态，以便在所述总线上产生信号，用以通知某些子系统有关所述共用资源装置的状态。
2.权利要求
1的系统，其特征在于，对所述系统总线的使用是建立在所处位置的优先权的基础上的，所述总线接口装置耦合到所述系统总线上的最高优先权的位置。
3.权利要求
2的系统管理装置，其特征在于，所述总线接口装置包括输出寄存器装置，用以存储所述信息;总线请求装置，用以请求访问所述系统总线;总线允许装置，用以在所述系统不忙时接受使用所述系统总线的请求;和系统总线驱动装置，耦合到所述输出寄存器装置、所述总线允许装置和所述系统总线上，用以接收所述信息，以传送到所述系统总线上。
4.权利要求
3的系统，其特征在于，所述输出寄存器装置包装输出地址寄存器装置，用以存储多个地址信号;输出控制寄存器装置，用以存储多个控制信号，所述多个信号包括第一信号和第二信号;第一信号表示所述信息代表来自所述系统管理装置的一个指令，第二信号则表示所述地址信号标识所述接收所述信息的子系统和所述接收子系统要进行的操作。
5.权利要求
4的系统管理装置，其特征在于，所述输出寄存器装置还包括输出数据寄存器装置，用以存储多个数据信号，所述多个数据信号代表一个标识所述系统管理装置作为所述地址信号用的所述信息的信息源的通道号，所述信息源代表第一套操作码;且所述数据信息代表多个所述地址信号的状态信号，所述状态信号代表第二操作码。
6.权利要求
1的系统管理装置，其特征在于，所述若干共用资源包括定时装置，用以存储定时信息和响应所述述定时信息的请求，并在所述定时信息已增加到预定值时发出中断信号。
7.权利要求
6的系统管理装置，其特征在于，所述若干共用资源还包括温度和电源控制装置，响应多个电源信号和一个温度信号，用以在所述多个电源信号表明电源故障情况时发出电源故障信号，在所述多个电源信号表明电源报警情况时发出电源报警信号，在所述温度信号表明温度报警情况时发出温度报警信号。
8.权利要求
7的系统管理装置，其特征在于，所述共用资源还包括引导和质量逻辑测试装置，用以使所述系统初始化，所述子系统个个都进行质量逻辑测试(QLT)，所述系统管理装置接收一个表示一个成功的QLT的总线信号，所述系统管理单元具有用以将所述成功QLT总线信号与SMF QLT信号混合起来的装置，此信号混合装置表示系统管理装置的QLT测试成功，并发出一个QLT信号以传送到供电系统，若所述QLT信号表明系统QLT测试不成功，所述供电系统就发出指示。
9.权利要求
5和8的系统管理装置，其特征在于，所述处理装置包括一个本地总线;一个由所述本地总线耦合到所述定时装置的微处理机;所述微处理装置响应所述中断信号，以便给所述总线接口装置发送指令信号以传送给启动所述定时信息存储过程的所述子系统，所述指令信号包括一个标识所述中断信号源的操作码、一个标识所述子系统的通道号、所述第一信号和所述第二信号。
专利摘要
一种数据处理装置，包括紧密耦合的诸中央子系统、外围子系统、一个主存储器和一个系统管理设施，全部都共同耦合到一个系统总线上。系统管理装置在系统总线上具有最高的优先权，它包括集中化资源，该集中化资源提供电源和温度状态指示器、子系统引导器、子系统测试器，给中央子系统定时的功能并容许本地和远地维护使用诸子系统。系统管理设施接收来自中央子系统的指令，以便对各计时器读取写入，并读取整个系统的状态。系统管理设施给中央子系统发出特殊指令，以协助排除硬件和软件的错误。
文档编号G06F15/177GK87104534SQ87104534
公开日1988年2月24日 申请日期1987年5月30日
发明者乔治·J·巴洛, 埃尔默·W·卡罗尔, 詹姆斯·W·基利, 华莱士·A·马特兰, 维克托·M·莫尔甘蒂, 阿瑟·彼得斯, 理查德·C·泽利 申请人:霍尼韦尔·布尔公司导出引文BiBTeX, EndNote, RefMan