专利名称：第七种除数是15×2的制作方法
技术领域：
本发明属于电子器件中的除法器，特别涉及一种除数是15×2n的快速除法器，其中n为0、1、2、3、……n整数。
背景技术：
在数字信号处理的各种运算中，除法是最为复杂、也是最有潜力可以挖掘的一种运算。在通用的CPU、DSP中往往不专门用硬件实现一个除法器，原因是在一般的应用场合中除法所占的比例非常小，而且除法器的设计较其他运算部件要复杂很多，所以通常的做法是在其他运算部件如ALU和/或乘法器的基础上编写软件，构成除法运算子程序。但在特定的应用领域如在数制转换、数据解包时情况有所不同，若除法运算占有相当的比重，单纯使用软件做除法运算往往无法满足要求。
在ZL89106625.X专利文件中公开了一种冗余码高速阵列除法器，在ZL00121760.7专利文件中公开了一种高基除法器及方法，在ZL99121853.1专利文件中公开了一种低速限的低抖动率分数除法器，在ZL01110397.3专利文件中公开了一种超长度的阵列式组合逻辑除法器，在ZL01132302.7专利文件中公开了一种除法器。其共同缺点是结构复杂，使用元器件多，运算速度慢。尤其是要求特别高速除法运算的场合，现有的除法器无法满足需要。
发明内容
本发明要解决现有除法器技术中结构复杂、元器件多、运算速度慢的问题，从而提供一种除数是15×2n，其中n为0、1、2、3、……n整数的快速除法器。
本发明的技术解决方案如下；能进行除数为15×2n，被除数是127×2n+2n-1，当n＝0时的快速运算的除法器的电路原理图如1所示，其电路连接关系是输入端I1连接二次加法器ADD435&ADD515的Y3脚，同时连接异或门XR21的1脚和加法器ADD314的X3脚；输入端I2连接二次加法器ADD435&ADD515的Y2脚，同时连接异或门XR22的1脚和加法器ADD314的X2脚；输入端I3连接二次加法器ADD435&ADD515的Y1脚，同时连接异或门XR23的1脚和加法器ADD314的X1的脚；输入端I4连接二次加法器ADD435&ADD515的X4脚，同时连接与门A2的1脚；输入端I5连接二次加法器ADD435&ADD515的X3脚，同时连接异或门XR21的2脚；输入端I6连接二次加法器ADD435&ADD515的X2脚，同时连接异或门XR22的2脚；输入端I7连接二次加法器ADD435&ADD515的X1脚，同时连接异或门XR23的2脚；二次加法器ADD435&ADD515的输出F1脚连接与门A6的输入2脚；二次加法器ADD435&ADD515的输出F2脚连接与门A5的输入2脚；二次加法器ADD435&ADD515的输出F3脚连接与门A4的输入2脚；二次加法器ADD435&ADD515的输出F4脚连接与门A3的输入2脚；二次加法器ADD435&ADD515的输出F5脚连接或门R1的2脚；异或门XR21的输出3脚连接与门A2的输入4脚；异或门XR22的输出3脚连接与门A2的输入3脚；异或门XR23的输出3脚连接与门A2的输入2脚；与门A2的输出5脚连接或门R1的1脚，同时连接非门N1的1脚；非门N1的输出2脚同时连接与门A3的输入1脚、与门A4的输入1脚、与门A5的输入1脚、与门A6的输入1脚；或门R1的输出3脚连接加法器ADD314的输入Y1脚；加法器ADD314的输出F1连接除法结果的二进制的商O3端；加法器ADD314的输出F2连接除法结果的二进制的商O2端；加法器ADD314的输出F3连接除法结果的二进制的商O1端；加法器ADD314的输出F4连接除法结果的二进制的商O0端；与门A3的输出3脚连接除法结果的二进制的余数O4端；与门A4的输出3脚连接除法结果的二进制的余数O5端；与门A5的输出3脚连接除法结果的二进制的余数O6端；与门A6的输出3脚连接除法结果的二进制的余数O7端。
能够进行被除数是0～127×2n+2n-1，除数是15×2n，当n＝0、1、2、3…n整数的快速运算的除法器的电路原理图如图2所示，是在上述图1的除法器电路原理图的基础上，在二次加法器ADD435&ADD515、与门A6的右边增加n条从输入到输出的连线I81-O81、I82-O82……I8n-O8n。
上述所说的二次加法器ADD435&ADD515是能完成第一个加数最少是四位，第二个加数最少是三位，第三个加数最少是一位，和数最少是五位功能的加法器。也就是说二次加法器ADD435&ADD515是连续进行两步加法运算，最后得到和数最少是五位功能的加法器；即第一次加法是完成四位二进制数加三位二进制数得到五位二进制数，第二次加法是将第一次得到的五位二进制数的最高位再与低四位二进制数相加，得到最终的输出五位二进制数。
能完成第一个加数是四位，第二个加数是三位，第三个加数是一位，和数是五位功能的二次加法器的电路原理图如图3所示，电路连接关系是加法器的输入X1脚同时连接与非门NA33的输入1脚、或非门NR37的输入2脚、异或门XR34的输入1脚；加法器的输入X2脚同时连接与非门NA32的输入1脚、或非门NR36的输入2脚、异或门XR36的输入1脚；加法器的输入X3脚同时连接与非门NA31的输入1脚、或非门NR35的输入2脚、异或门XR35的输入1脚；加法器的输入X4脚同时连接非门N32的输入1脚、异或门XR31的输入1脚；加法器的输入Y1脚同时连接与非门NA33的输入2脚、或非门NR37的输入1脚、异或门XR34的输入2脚；加法器的输入Y2脚同时连接与非门NA32的输入2脚、或非门NR36的输入1脚、异或门XR36的输入2脚；加法器的输入Y3脚同时连接与非门NA31的输入2脚、或非门NR35的输入1脚、异或门XR35的输入2脚；与非门NA31的输出3脚同时连接与门A310的输入2脚、与门A311的输入1脚、与门A312的输入1脚、或门R33的输入2脚、或门R34的输入2脚；与非门NA32的输出3脚同时连接与门A311的输入3脚、与门A312的输入2脚、或门R35的输入3脚、与非门NA34的输入1脚；与非门NA33的输出3脚同时连接与门A312的输入3脚、或门R32的输入2脚、或门R36的输入4脚、与非门NA35的输入1脚；或非门NR35的输出3脚同时连接与门A310的输入1脚、或门R35的输入2脚、或门R36的输入2脚；或非门NR36的输出3脚同时连接与门A311的输入2脚、或门R32的输入1脚、或门R33的输入3脚、或门R36的输入3脚；或非门NR37的输出3脚同时连接或门R33的输入4脚、或门R34的输入3脚、或门R35的输入4脚；非门N32的输出2脚连接或非门NR31的输入1脚、或门R33的输入1脚、或门R34的输入1脚、或门R35的输入1脚、或门R36的输入1脚；与门A310的输出3脚连接或非门NR31的输入2脚，同时连接或非门NR32的输入1脚；与门A311的输出4脚连接或非门NR31的输入3脚，同时连接或非门NR32的输入2脚；与门A312的输出4脚连接或非门NR31的输入4脚，同时连接或非门NR32的输入3脚；或门R32的输出3脚连接与非门NA34的输入2脚；或门R33的输出5脚连接与非门NA34的输入3脚；或门R34的输出4脚连接与非门NA35的输入2脚；或门R35的输出5脚连接与非门NA35的输入3脚，同时连接与非门NA34的输入4脚；或门R36的输出5脚连接与非门NA35的输入4脚，同时连接与非门NA34的输入5脚；或非门NR31的输出5脚连接异或门XR37的输入2脚，同时连接加法器的输出F5脚；或非门NR32的输出4脚连接异或门XR31的输入2脚；与非门NA34的输出6脚连接异或门XR32的输入2脚；与非门NA35的输出5脚连接异或门XR33的输入2脚；异或门XR35的输出3脚连接异或门XR32的输入1脚；异或门XR36的输出3脚连接异或门XR33的输入1脚；异或门XR34的输出3脚连接异或门XR37的输入1脚；异或门XR37的输出3脚连接加法器的输出F1脚；异或门XR33的输出3脚连接加法器的输出F2脚；异或门XR32的输出3脚连接加法器的输出F3脚；异或门XR31的输出3脚连接加法器的输出F4脚。
能完成第一个加数是四位，第二个加数是三位，第三个加数是一位，和数是五位功能的二次加法器的另一种电路原理图如图4所示，其电路连接关系是加法器的输入X1脚同时连接异或门XR43的2脚、与门A43的1脚、与门A46的1脚和与门A44的1脚；加法器的输入X2脚同时连接异或门XR42的2脚、与门A42的1脚和与门A45的1脚；加法器的输入X3脚同时连接异或门XR41的2脚和与门A41的1脚；加法器的输入X4脚同时连接异或门XR44的1脚和与门A49的1脚；加法器的输入Y1脚同时连接异或门XR43的1脚、与门A43的2脚、与门A46的2脚和与门A44的2脚；加法器的输入Y2脚同时连接异或门XR42的1脚、与门A42的2脚和与门A45的2脚；加法器的输入Y3脚同时连接异或门XR41的1脚和与门A41的2脚；与门A41的输出3脚连接或门R41的输入3脚；与门A42的输出3脚连接或门R42的输入2脚；与门A43的输出3脚连接或门R43的输入1脚；异或门XR41的输出3脚同时依次连接与门A44的输入4脚、与门A45的输入3脚、异或门XR45的输入1脚；异或门XR42的输出3脚同时依次连接与门A44的输入3脚、与门A46的输入3脚、与门A47的输入1脚、异或门XR46的输入1脚；异或门XR43的输出3脚同时依次连接与门A47的输入3脚、与门A48的输入2脚、异或门XR47的输入1脚；与门A44的输出5脚连接或门R41的输入1脚；与门A45的输出4脚连接或门R41的输入2脚，与门A46的输出4脚连接或门R42的输入1脚；与门A47的输出4脚连接或门R42的输入3脚；与门A48的输出3脚连接或门R43的输入2脚；或门R41的输出4脚同时依次连接与门A49的输入2脚、异或门XR44的输入2脚；或门R42的输出4脚接异或门XR45的输入2脚；或门R43的输出3脚接异或门XR46的输入2脚；与门A49的输出3脚连接该加法器的输出F5，同时连接与门A47的输入2脚、与门A48的输入1脚和异或门XR47的输入2脚；异或门XR44的输出3脚连接加法器的输出F4；异或门XR45的输出3脚连接加法器的输出F3；异或门XR46的输出3脚连接加法器的输出F2；异或门XR47的输出3脚连接加法器的输出F1。
上述所说的加法器ADD314是能完成第一个加数最少是三位，第二个加数最少是一位，和数最少是四位功能的加法器。
本发明与现有技术相比有如下有益效果1.本发明除法器结构简单，使用的元器件少，造价低；2.本发明除法器可以进行除数为15×2n，其中n为0、1、2、3、……任意正整数的快速除法运算，在某些特殊场合下，有不可替代的作用。
图1是本发明被除数是0~127×2n+2n-1，除数是15×2n，当n＝0时的快速除法器的电路原理图；图2是本发明被除数是0~127×2n+2n-1，除数是15×2n，当n＝0、1、2、3、……任意正整数的快速除法器的电路原理图；图3是本发明四位二进制数加三位二进制数再加一位二进制数输出五位二进制数的二次加法器ADD435&ADD515的第一种电路原理图；图4是本发明四位二进制数加三位二进制数再加一位二进制数输出五位二进制数的二次加法器ADD435&ADD515的另一种电路原理图；图5是本发明三位二进制数加一位二进制数输出四位二进制数的加法器电路原理图。
具体实施例方式
实施例1被除数是0~127×2n+2n-1，除数为15×2n当n＝0时的快速运算的除法器。其电路原理图如图1所示。其中加法器ADD435&ADD515采用图3所示的电路原理图。电路的连接关系是I1、I2、I3、I4、I5、I6、I7为除法器的输入端，构成二进制的被除数I1I2I3I4I5I6I7；I1、I2、I3、I4、I5、I6、I7依次连接加法器ADD435&ADD515的Y3脚、Y2脚、Y1脚、X4脚、X3脚、X2脚、X1脚；I1同时连接异或门XR21的1脚和加法器ADD314的X3脚；I2同时连接异或门XR22的1脚和加法器ADD314的X2脚；I3同时连接异或门XR23的1脚和加法器ADD314的X1脚；I4同时连接A2的输入引脚1；I5同时连接异或门XR21的2脚；I6同时连接异或门XR22的2脚；I7同时连接异或门XR23的2脚；异或门XR23的输出引脚3连接与门A2的输入引脚2，异或门XR22的输出引脚3连接与门A2的输入引脚3，异或门XR21的输出引脚3连接与门A2的输入引脚4，ADD435&ADD515的输出F1脚、F2脚、F3脚、F4脚依次连接与门A6、A5、A4、A3的2脚；ADD435&ADD515的输出F5脚连接或门R1的输入2脚；与门A2的输出5脚连接非门N1的1脚，同时连接或门R1的输入1脚；非门N1的输出2脚同时连接与门A6、A5、A4、A3的1脚；或门R1的输出3脚连接加法器ADD314的输入Y1脚；加法器ADD314的输出端F1脚、F2脚、F3脚和F4脚依次连接除法器的输出O3脚、O2脚、O1脚和O0脚，构成除法结果的二进制的商O0O1O2O3；与门A3、A4、A5、A6的输出3脚分别依次连接除法器的输出端O4、O5、O6、O7，构成除法结果的二进制的余数O4O5O6O7。
当I1I2I3I4I5I6I7＝(0111111)B＝(63)D时，因为二次加法器ADD435&ADD515的X4、X3、X2、X1构成ADD435&ADD515的第一步加法的第一个加数，二次加法器ADD435&ADD515的Y3、Y2、Y1构成ADD435&ADD515的第一步加法的第二个加数，这样ADD435&ADD515的第一步加法的第一个加数为(1111)B，第一步加法的第二个加数为(011)B，(1111)B+(011)B＝(10010)B，所以ADD435&ADD515的第一步加法的结果为1、0、0、1、0；第一步加法的结果构成第二步加法的第一个加数，第一步加法的结果的最高位构成第二步加法的第二个加数，这样ADD435&ADD515的第二步加法的第一个加数为(10010)B，第二步加法的第二个加数为(1)B，(10010)B+(1)B＝(10011)B，所以ADD435&ADD515的F5、F4、F3、F2、F1分别为1、0、0、1、1；当ADD435&ADD515采用四位二进制数加三位二进制数和数是五位的二次加法器时，其第一种电路连接关系如图3所示，加法器的输入X1脚同时连接与非门NA33的输入1脚、或非门NR37的输入2脚、异或门XR34的输入1脚；加法器的输入X2脚同时连接与非门NA32的输入1脚、或非门NR36的输入2脚、异或门XR36的输入1脚；加法器的输入X3脚同时连接与非门NA31的输入1脚、或非门NR35的输入2脚、异或门XR35的输入1脚；加法器的输入X4脚同时连接非门N32的输入1脚、异或门XR31的输入1脚；加法器的输入Y1脚同时连接与非门NA33的输入2脚、或非门NR37的输入1脚、异或门XR34的输入2脚；加法器的输入Y2脚同时连接与非门NA32的输入2脚、或非门NR36的输入1脚、异或门XR36的输入2脚；加法器的输入Y3脚同时连接与非门NA31的输入2脚、或非门NR35的输入1脚、异或门XR35的输入2脚；与非门NA31的输出3脚同时连接与门A310的输入2脚、与门A311的输入1脚、与门A312的输入1脚、或门R33的输入2脚、或门R34的输入2脚；与非门NA32的输出3脚同时连接与门A311的输入3脚、与门A312的输入2脚、或门R35的输入3脚、与非门NA34的输入1脚；与非门NA33的输出3脚同时连接与门A312的输入3脚、或门R32的输入2脚、或门R36的输入4脚、与非门NA35的输入1脚；或非门NR35的输出3脚同时连接与门A310的输入1脚、或门R35的输入2脚、或门R36的输入2脚；或非门NR36的输出3脚同时连接与门A31 1的输入2脚、或门R32的输入1脚、或门R33的输入3脚、或门R36的输入3脚；或非门NR37的输出3脚同时连接或门R33的输入4脚、或门R34的输入3脚、或门R35的输入4脚；非门N32的输出2脚连接或非门NR31的输入1脚、或门R33的输入1脚、或门R34的输入1脚、或门R35的输入1脚、或门R36的输入1脚；与门A310的输出3脚连接或非门NR31的输入2脚，同时连接或非门NR32的输入1脚；与门A311的输出4脚连接或非门NR31的输入3脚，同时连接或非门NR32的输入2脚；与门A312的输出4脚连接或非门NR31的输入4脚，同时连接或非门NR32的输入3脚；或门R32的输出3脚连接与非门NA34的输入2脚；或门R33的输出5脚连接与非门NA34的输入3脚；或门R34的输出4脚连接与非门NA35的输入2脚；或门R35的输出5脚连接与非门NA35的输入3脚，同时连接与非门NA34的输入4脚；或门R36的输出5脚连接与非门NA35的输入4脚，同时连接与非门NA34的输入5脚；或非门NR31的输出5脚连接异或门XR37的输入2脚，同时连接加法器的输出F5脚；或非门NR32的输出4脚连接异或门XR31的输入2脚；与非门NA34的输出6脚连接异或门XR32的输入2脚；与非门NA35的输出5脚连接异或门XR33的输入2脚；异或门XR35的输出3脚连接异或门XR32的输入1脚；异或门XR36的输出3脚连接异或门XR33的输入1脚；异或门XR34的输出3脚连接异或门XR37的输入1脚；XR37的输出3脚连接加法器的输出F1脚；异或门XR33的输出3脚连接加法器的输出F2脚；异或门XR32的输出3脚连接加法器的输出F3脚；异或门XR31的输出3脚连接加法器的输出F4脚。
当第一个加数为(1111)B、第二个加数为(011)B时，X1＝1、X2＝1、X3＝1、X4＝1、Y1＝1、Y2＝1、Y3＝0，得出XR34的输入1脚为1、输入2脚为1，所以XR34的输出3脚为0；得出NA31的输入1脚为1、输入2脚为0，所以NA31的输出3脚为1；得出NA32的输入1脚为1、输入2脚为1，所以NA32的输出3脚为0；得出NA33的输入1脚为1、输入2脚为1，所以NA33的输出3脚为0；得出NR35的输入1脚为0、输入2脚为1，所以NR35的输出3脚为0；得出NR36的输入1脚为1、输入2脚为1，所以NR36的输出3脚为0；得出NR37的输入1脚为1、输入2脚为1，所以NR37的输出3脚为0；得出N32的输入1脚为1，所以N32的输出2脚为0；得出A310的输入1脚为0、输入2脚为1，所以A310的输出3脚为0；得出A311的输入1脚为1、输入2脚为0、输入3脚为0，所以A311的输出4脚为0；得出A312的输入1脚为1、输入2脚为0、输入3脚为0，所以A312的输出4脚为0；得出R32的输入1脚为0、输入2脚为0，所以R32的输出3脚为0；得出R33的输入1脚为0、输入2脚为1、输入3脚为0、输入4脚为0，所以R33的输出5脚为1；得出R34的输入1脚为0、输入2脚为1、输入3脚为0，所以R34的输出4脚为1；得出R35的输入1脚为0、输入2脚为0、输入3脚为0、输入4脚为0，所以R35的输出5脚为0；得出R36的输入1脚为0、输入2脚为0、输入3脚为0、输入4脚为0，所以R36的输出5脚为0；得出NR31的输入1脚为0、输入2脚为0、输入3脚为0、输入4脚为0，所以NR31的输出5脚为1，即F5为1；得出XR37的输入1脚为0、输入2脚为1，所以XR37的输出3脚为1，即F1为1；得出NR32的输入1脚为0、输入2脚为0、输入3脚为0，所以NR32的输出4脚为1；得出NA34的输入1脚为0、输入2脚为0、输入3脚为1、输入4脚为0、输入5脚为0，所以NA34的输出6脚为1；得出NA35的输入1脚为0、输入2脚为1、输入3脚为0、输入4脚为0，所以NA35的输出5脚为1；得出XR35的输入1脚为1、输入2脚为0，所以XR35的输出3脚为1；得出XR36的输入1脚为1、输入2脚为1，所以XR36的输出3脚为0；得出XR31的输入1脚为1、输入2脚为1，所以XR31的输出3脚为0，即F4为0；得出XR32的输入1脚为1、输入2脚为1，所以XR32的输出3脚为0，即F3为0；得出XR33的输入1脚为0、输入2脚为1，所以XR33的输出3脚为1，即F2为1；所以ADD435&ADD515的F5、F4、F3、F2、F1分别为1、0、0、1、1。
因为I1和I5分别接XR21的输入引脚1和2，所以XR21的输出引脚3输出为1；因为I2和I6分别接XR22的输入引脚1和2，所以XR22的输出引脚3输出为0；因为I3和I7分别接XR23的输入引脚1和2，所以XR23的输出引脚3输出为0；因为I4、XR23的输出引脚3、XR22的输出引脚3和XR21的输出引脚3分别连接与门A2的输入引脚1、2、3和4，由于XR22和XR23的输出引脚的输出为0，所以，A2的输出引脚5输出为0。
因为A2的输出引脚5和ADD435&ADD515的输出引脚F5分别连接或门R1的输入引脚1和2，由于A2的输出引脚5输出为0，ADD435&ADD515的输出引脚输出为1，所以或门R1的输出引脚3输出为1。
因为ADD314的X3、X2、X1构成ADD314的第一个加数，ADD314的Y1构成ADD314的第二个加数，所以使得ADD314的第一个加数为(011)B；或门R1的输出引脚3连接ADD314的Y1脚，构成ADD314的第二个加数，所以使得ADD314的第二个加数为(1)B；(011)B+(1)B＝(0100)B，ADD314的输出引脚F4、F3、F2和F1分别连接到O0、O1、O2和O3上，所以O0、O1、O2、O3分别为0、1、0、0，即商为O0O1O2O3＝(0100)B＝(4)D；因为与门A2的输出引脚5连接非门N1的输入引脚1，所以非门N1的输出引脚2输出为1，所以O4、O5、O6、O7分别为0、0、1、1，即余数为(0011)B＝(3)D；所以(0111111)B＝(63)D除以(15)D商为(100)B＝(4)D余数为(0011)B＝(3)D。
实施例2被除数是0~127×2n+2n-1，除数为15×2n，当n＝0时的快速运算的除法器。其电路原理图如图1所示。其中加法器ADD435&ADD515采用图4所示的电路原理图。电路的连接关系是I1、I2、I3、I4、I5、I6、I7为除法器的输入端，构成二进制的被除数I1I2I3I4I5I6I7；I1、I2、I3、I4、I5、I6、I7依次连接加法器ADD435&ADD515的Y3脚、Y2脚、Y1脚、X4脚、X3脚、X2脚、X1脚；I1同时连接异或门XR21的1脚和加法器ADD314的X3脚；I2同时连接异或门XR22的1脚和加法器ADD314的X2脚；I3同时连接异或门XR23的1脚和加法器ADD314的X1脚；I4同时连接A2的输入引脚1；I5同时连接异或门XR21的2脚；I6同时连接异或门XR22的2脚；I7同时连接异或门XR23的2脚；XR23的输出引脚3连接与门A2的输入引脚2，XR22的输出引脚3连接与门A2的输入引脚3，XR21的输出引脚3连接与门A2的输入引脚4，ADD435&ADD515的输出F1脚、F2脚、F3脚、F4脚依次连接与门A6、A5、A4、A3的2脚；ADD435&ADD515的输出F5脚连接或门R1的输入2脚；与门A2的输出5脚连接非门N1的1脚，同时连接或门R1的输入1脚；非门N1的输出2脚同时连接与门A6、A5、A4、A3的1脚；或门R1的输出3脚连接加法器ADD314的输入Y1脚；加法器ADD314的输出端F1脚、F2脚、F3脚和F4脚依次连接除法器的输出O3脚、O2脚、O1脚和O0脚，构成除法结果的二进制的商O0O1O2O3；与门A3、A4、A5、A6的输出3脚分别依次连接除法器的输出端O4、O5、O6、O7，构成除法结果的二进制的余数O4O5O6O7。
当I1I2I3I4I5I6I7＝(0111111)B＝(63)D时，因为二次加法器ADD435&ADD515的X4、X3、X2、X1构成ADD435&ADD515的第一步加法的第一个加数，二次加法器ADD435&ADD515的Y3、Y2、Y1构成ADD435&ADD515的第一步加法的第二个加数，这样ADD435&ADD515的第一步加法的第一个加数为(1111)B，第一步加法的第二个加数为(011)B，(1111)B+(011)B＝(10010)B，所以ADD435&ADD515的第一步加法的结果为1、0、0、1、0；第一步加法的结果构成第二步加法的第一个加数，第一步加法的结果的最高位构成第二步加法的第二个加数，这样ADD435&ADD515的第二步加法的第一个加数为(10010)B，第二步加法的第二个加数为(1)B，(10010)B+(1)B＝(10011)B，所以ADD435&ADD515的F5、F4、F3、F2、F1分别为1、0、0、1、1；当ADD435&ADD515采用四位二进制数加三位二进制数和数是五位的二次加法器时，其另一种电路连接关系如图4所示，加法器的输入X1脚同时连接异或门XR43的2脚、与门A43的1脚、与门A46的1脚和与门A44的1脚；加法器的输入X2脚同时连接异或门XR42的2脚、与门A42的1脚和与门A45的1脚；加法器的输入X3脚同时连接异或门XR41的2脚和与门A41的1脚；加法器的输入X4脚同时连接异或门XR44的1脚和与门A49的1脚；加法器的输入Y1脚同时连接异或门XR43的1脚、与门A43的2脚、与门A46的2脚和与门A44的2脚；加法器的输入Y2脚同时连接异或门XR42的1脚、与门A42的2脚和与门A45的2脚；加法器的输入Y3脚同时连接异或门XR41的1脚和与门A41的2脚；与门A41的输出3脚连接或门R41的输入引脚3；与门A42的输出引脚3连接或门R42的输入引脚2；与门A43的输出引脚3连接或门R43的输入引脚1；异或门XR41的输出引脚3同时依次连接与门A44的输入引脚4、与门A45的输入引脚3、异或门XR45的输入引脚1；异或门XR42的输出引脚3同时依次连接与门A44的输入引脚3、与门A46的输入引脚3、与门A47的输入引脚1、异或门XR46的输入引脚1；异或门XR43的输出引脚3同时依次连接与门A47的输入引脚3、与门A48的输入引脚2、异或门XR47的输入引脚1；与门A44的输出引脚5连接或门R41的输入引脚1；与门A45的输出引脚4连接或门R41的输入引脚2，与门A46的输出引脚4连接或门R42的输入引脚1；与门A47的输出引脚4连接或门R42的输入引脚3；与门A48的输出引脚3连接或门R43的输入引脚2；或门R41的输出引脚4接与门A49的输入引脚2和异或门XR44的输入引脚2；或门R42的输出引脚4连接异或门XR45的输入引脚2；或门R43的输出引脚3连接异或门XR46的输入引脚2；与门A49的输出引脚3连接该加法器的输出引脚F5，同时依次连接与门A47的输入引脚2、与门A48的输入引脚1、异或门XR47的输入引脚2；异或门XR44的输出引脚3连接加法器的输出F4；异或门XR45的输出引脚3连接加法器的输出F3；异或门XR46的输出引脚连接加法器的输出F2；异或门XR47的输出引脚连接加法器的输出F1。
当第一个加数为(1111)B、第二个加数为(011)B时，X1＝1、X2＝1、X3＝1、X4＝1、Y1＝1、Y2＝1、Y3＝0，得出XR43的输入1脚为1，输入2脚为1，所以XR43的输出3脚为0；得出A43的输入1脚为1，输入2脚为1，所以A43的输出3脚为1；得出XR42的输入1脚为1，输入2脚为1，所以XR42的输出3脚为0；得出A42的输入1脚为1，输入2脚为1，所以A42的输出3脚为1；得出XR41的输入1脚为0，输入2脚为1，所以XR41的输出3脚为1；得出A41的输入1脚为1，输入2脚为0，所以A41的输出3脚为0；得出A44的输入1脚为1，输入2脚为1，输入3脚为0，输入4脚为1，所以A44的输出5脚为0；得出A45的输入1脚为1，输入2脚为1，输入3脚为1，所以A45的输出4脚为1；得出R41的输入1脚为0，输入2脚为1，输入3脚为0，所以R41的输出4脚为1；得出A49的输入1脚为1，输入2脚为1，所以A49的输出3脚为1；得出A46的输入1脚为1，输入2脚为1，输入3脚为0，所以A46的输出4脚为0；得出A47的输入1脚为0，输入2脚为1，输入3脚为0，所以A47的输出4脚为0；得出A48的输入1脚为1，输入2脚为0，所以A48的输出3脚为0；得出R42的输入1脚为0，输入2脚为1，输入3脚为0，所以R42的输出4脚为1；得出R43的输入1脚为1，输入2脚为0，所以R43的输出3脚为1；得出XR44的输入1脚为1，输入2脚为1，所以XR44的输出3脚为0；得出XR45的输入1脚为1，输入2脚1，所以XR45的输出3脚为0；得出XR46的输入1脚为0，输入2脚为1，所以XR46的输出3脚为1；得出XR47的输入1脚为0，输入2脚为1，所以XR47的输出3脚为1；所以ADD435&ADD515的F5、F4、F3、F2、F1分别为1、0、0、1、1。
因为I1和I5分别接XR21的输入1脚和2脚，所以XR21的输出3脚输出为1；因为I2和I6分别接XR22的输入1脚和2脚，所以XR22的输出3脚输出为0；因为I3和I7分别接XR23的输入1脚和2脚，所以XR23的输出3脚输出为0；因为I4、XR23的输出3脚、XR22的输出3脚和XR21的输出3脚分别连接与门A2的输入1、2、3和4脚，由于XR22和XR23的输出脚的输出为0，所以，A2的输出5脚输出为0。
因为A2的输出5脚和ADD435&ADD515的输出F5脚分别连接或门R1的输入1脚和2脚，由于A2的输出5脚输出为0，ADD435&ADD515的输出脚输出为1，所以或门R1的输出3脚输出为1。
因为ADD314的X3、X2、X1构成ADD314的第一个加数，ADD314的Y1构成ADD314的第二个加数，所以使得ADD314的第一个加数为(011)B；或门R1的输出3脚连接ADD314的Y1脚，构成ADD314的第二个加数，所以使得ADD314的第二个加数为(1)B；(011)B+(1)B＝(0100)B，ADD314的输出脚F4、F3、F2和F1分别连接到O0、O1、O2和O3上，所以O0、O1、O2、O3分别为0、1、0、0，即商为O0O1O2O3＝(0100)B＝(4)D；因为与门A2的输出5脚连接非门N1的输入1脚，所以非门N1的输出2脚输出为1，所以O4、O5、O6、O7分别为0、0、1、1，即余数为(0011)B＝(3)D；所以(0111111)B＝(63)D除以(15)D商为(100)B＝(4)D余数为(0011)B＝(3)D。
实施例3被除数是0~127×2n+2n-1，除数为15×2n，当n＝1时的快速运算的除法器的电路原理图如图2所示，其电路的连接关系是在图1的基础上增加了一条从输入到输出的连线I81-O81。其它电路连接关系与实施例1相同。
当I1I2I3I4I5I6I7I81＝(11000111)B＝(199)D时，因为ADD435&ADD515的X4、X3、X2、X1构成ADD435&ADD515第一步加法的第一个加数，ADD435&ADD515的Y3、Y2、Y1构成ADD435&ADD515第一步加法的第二个加数，这样ADD435&ADD515第一步加法的第一个加数为(0011)B，第一步加法的第二个加数为(110)B，(0011)B+(110)B＝(01001)B，所以ADD435&ADD515的第一步加法的结果为0、1、0、0、1；第一步加法的结果构成第二步加法的第一个加数，第一步加法的结果的最高位构成第二步加法的第二个加数，这样ADD435&ADD515的第二步加法的第一个加数为(01001)B，第二步加法的第二个加数为(0)B，(01001)B+(0)B＝(01001)B，所以ADD435&ADD515的F5、F4、F3、F2、F1分别为0、1、0、0、1；ADD435&ADD515我们采用四位二进制数加三位二进制数，能连续进行两次加法运算的加法器，和数是五位的二进制数的二次加法器实现。
因为I1和I5分别接XR21的输入1脚和2脚，所以XR21的输出3脚输出为1；因为I2和I6分别接XR22的输入1脚和2脚，所以XR22的输出3脚输出为0；因为I3和I7分别接XR23的输入1脚和2脚，所以XR23的输出3脚输出为1；因为I4、XR23的输出3脚、XR22的输出3脚和XR21的输出3脚分别与门A2的输入1、2、3和4脚，由于XR22和XR23的输出脚的输出为0，所以，A2的输出5脚输出为0。
因为A2的输出5脚和ADD435&ADD515的输出F5脚分别连接或门R1的输入1脚和2脚，由于A2的输出5脚输出为0，ADD435&ADD515的输出F5脚输出为0，所以或门R1的输出3脚输出为0。
因为A2的输出5脚接非门N1的输入1脚，所以非门N1的输出2脚输出为1。
因为ADD314的X3、X2、X1构成ADD314的第一个加数，ADD314的Y1构成ADD314的第二个加数，所以使得ADD314的第一个加数为(110)B；或门R1的输出引脚3连接ADD314的Y1脚，构成ADD314的第二个加数，所以使得ADD314的第二个加数为(0)B；(110)B+(0)B＝(0110)B，ADD314的输出引脚F4、F3、F2和F1分别连接到O0、O1、O2和O3上所以O0、O1、O2、O3分别为0、1、1、0，即商为O0O1O2O3＝(0110)B＝(6)D；当ADD314采用三位二进制数加一位二进制数和数是四位二进制数的加法器时，其电路连接关系如图5所示，其电路连接关系是加法器的输入X1脚同时连接与门A20的输入2脚、与门A21的输入2脚、与门A22的输入2脚、异或门XR16的输入1脚；加法器的输入X2脚同时连接与门A20的输入3脚、与门A21的输入3脚、异或门XR15的输入1脚；加法器的输入X3脚连接与门A20的输入4脚、异或门XR14的输入1脚；加法器的输入Y1脚同时连接与门A20的输入1脚、与门A21的输入1脚、与门A22的输入1脚、异或门XR16的输入2脚；与门A21的输出4脚连接异或门XR14的输入2脚；与门A22的输出3脚连接异或门XR15的输入2脚；异或门XR16的输出3脚连接加法器的输出F1脚；异或门XR15的输出3脚连接加法器的输出F2脚；异或门XR14的输出3脚连接加法器的输出F3脚；A20的输出5脚连接加法器的输出F4脚。
当第一个加数为(110)B，第二个加数为(0)B时，X1＝0，X2＝1，X3＝1，Y1＝0，得出A20的输入1脚输入为0，输入2脚输入为0，输入3脚输入为1，输入4脚输入为1，所以A20的输出5脚输出为0，即F4＝0；A21的输入1脚输入为0，输入2脚输入0，输入3脚输入为1，所以A21的输出4脚输出为0；A22的输入1脚输入为0，输入2脚输入为0，所以A22的输出3脚输出为0；得出XR14的输入1脚输入为1，输入2脚输入为0，所以XR14的输出3脚输出为1，即F3为1；得出XR15的输入1脚为1，输入2脚输入为0，所以XR15的输出3脚输出为1，即F2为1；得出XR16的输入1脚输入为0，输入2脚输入为0，所以XR16的输出3脚输出为0，即F1为0；所以(110)B+(0)B＝(0110)B。
因为非门N1的输出2脚输出为1，所以O4、O5、O6、O7分别为1、0、0、1，又O81＝1，即余数为(10011)B＝(19)D；所以(11000111)B＝(199)D除以(30)D商为(110)B＝(6)D余数为(10011)B＝(19)D。
实施例4被除数是0~127×2n+2n-1，除数为15×2n，当n＝2时的快速运算的除法器的电路原理图如图2所示，其电路的连接关系是在图1的基础上增加了两条从输入到输出的连线I81-O81和I82-O82。当ADD435&ADD515采用四位二进制数加四位二进制数和数是五位二进制数的加法器时，第二个加数最低三位以外的各位置0。当ADD314采用四位二进制数加三位二进制数和数是五位的加法器时，第一个加数最高一位置0，第二个加数最低一位以外的各位置0。其它电路连接关系与实施例1相同。
当I1I2I3I4I5I6I7I81＝(110001110)B＝(398)D时，因为ADD435&ADD515的X4、X3、X2、X1构成ADD435&ADD515第一步加法的第一个加数，ADD435&ADD515的Y3、Y2、Y1构成ADD435&ADD515第一步加法的第二个加数，这样ADD435&ADD515第一步加法的第一个加数为(0011)B，第一步加法的第二个加数为(110)B，(0011)B+(110)B＝(01001)B，所以ADD435&ADD515的第一步加法的结果为0、1、0、0、1；第一步加法的结果构成第二步加法的第一个加数，第一步加法的结果的最高位构成第二步加法的第二个加数，这样ADD435&ADD515的第二步加法的第一个加数为(01001)B，第二步加法的第二个加数为(0)B，(01001)B+(0)B＝(01001)B，所以ADD435&ADD515的F5、F4、F3、F2、F1分别为0、1、0、0、1；ADD435&ADD515我们采用四位二进制数加四位二进制数和数是五位的二次加法器实现，第一步加法中第二个加数最低三位以外的各位置0。因此，四位二进制数加四位二进制数和数是五位的二次加法器第一步加法的第一个加数为(0011)B，第一步加法的第二个加数为(0110)B，(0011)B+(0110)B＝(01001)B，所以第一步加法的结果为(01001)B，第一步加法的结果构成第二步加法的第一个加数，第一步加法的结果的最高位构成第二步加法的第二个加数，这样ADD435&ADD515的第二步加法的第一个加数为(01001)B，第二步加法的第二个加数为(0)B，(01001)B+(0)B＝(01001)B，所以ADD435&ADD515的F5、F4、F3、F2、F1分别为0、1、0、0、1。
因为I1和I5分别接XR21的输入1脚和2脚，所以XR21的输出3脚输出为1；因为I2和I6分别接XR22的输入1脚和2脚，所以XR22的输出3脚输出为0；因为I3和I7分别接XR23的输入1脚和2脚，所以XR23的输出3脚输出为1；因为I4、XR23的输出3脚、XR22的输出3脚和XR21的输出3脚分别与门A2的输入脚1、2、3和4，由于XR2和XR3的输出脚的输出为0，所以，A2的输出5脚输出为0。
因为A2的输出5脚和ADD435&ADD515的输出F5脚分别连接或门R1的输入1脚和2脚，由于A2的输出5脚输出为0，ADD435&ADD515的输出F5脚输出为0，所以或门R1的输出3脚输出为0。
因为A2的输出5脚接非门N1的输入1脚，所以非门N1的输出2脚输出为1。
因为ADD314的X3、X2、X1构成ADD314的第一个加数，ADD314的Y1构成ADD314的第二个加数，所以ADD314的第一个加数为(110)B，ADD314的第二个加数为(0)B，(110)B+(0)B＝(0110)B，所以ADD314的F4、F3、F2、F1分别为0、1、1、0；ADD314我们采用四位二进制数加三位二进制数和数是五位的加法器实现，第一个加数最高一位置0，第二个加数最低一位以外的各位置0。因此，四位二进制数加三位二进制数和数是五位的加法器的第一个加数为(0110)B，第二个加数为(000)B，(0110)B+(000)B＝(00110)B，结果为(00110)B。所以ADD314的F4、F3、F2、F1分别为0、1、1、0。
因为非门N1的输出2脚输出为1，所以O4、O5、O6、O7分别为1、0、0、1，又O81＝1，O82＝0即余数为(100110)B＝(38)D；所以(110001110)B＝(398)D除以(60)D商为(110)B＝(6)D余数为(100110)B＝(38)D。
权利要求
1.一种由电子元器件组成的除法器，其特征在于；该除法器能进行除数为15×2n，被除数是127×2n+2n-1，当n＝0时的快速运算，其电路连接关系是输入端I1连接二次加法器ADD435&ADD515的Y3脚，同时连接异或门XR21的1脚和加法器ADD314的X3脚；输入端I2连接二次加法器ADD435&ADD515的Y2脚，同时连接异或门XR22的1脚和加法器ADD314的X2脚；输入端I3连接二次加法器ADD435&ADD515的Y1脚，同时连接异或门XR23的1脚和加法器ADD314的X1的脚；输入端I4连接二次加法器ADD435&ADD515的X4脚，同时连接与门A2的1脚；输入端I5连接二次加法器ADD435&ADD515的X3脚，同时连接异或门XR21的2脚；输入端I6连接二次加法器ADD435&ADD515的X2脚，同时连接异或门XR22的2脚；输入端I7连接二次加法器ADD435&ADD515的X1脚，同时连接异或门XR23的2脚；二次加法器ADD435&ADD515的输出F1脚连接与门A6的输入2脚；二次加法器ADD435&ADD515的输出F2脚连接与门A5的输入2脚；二次加法器ADD435&ADD515的输出F3脚连接与门A4的输入2脚；二次加法器ADD435&ADD515的输出F4脚连接与门A3的输入2脚；二次加法器ADD435&ADD515的输出F5脚连接或门R1的2脚；异或门XR21的输出3脚连接与门A2的输入4脚；异或门XR22的输出3脚连接与门A2的输入3脚；异或门XR23的输出3脚连接与门A2的输入2脚；与门A2的输出5脚连接或门R1的1脚，同时连接非门N1的1脚；非门N1的输出2脚同时连接与门A3的输入1脚、与门A4的输入1脚、与门A5的输入1脚、与门A6的输入1脚；或门R1的输出3脚连接加法器ADD314的输入Y1脚；加法器ADD314的输出F1连接除法结果的二进制的商O3端；加法器ADD314的输出F2连接除法结果的二进制的商O2端；加法器ADD314的输出F3连接除法结果的二进制的商O1端；加法器ADD314的输出F4连接除法结果的二进制的商O0端；与门A3的输出3脚连接除法结果的二进制的余数O4端；与门A4的输出3脚连接除法结果的二进制的余数O5端；与门A5的输出3脚连接除法结果的二进制的余数O6端；与门A6的输出3脚连接除法结果的二进制的余数O7端。
2.按照权利要求1所说的除法器，其特征在于在二次加法器ADD435&ADD515、与门A6的右边增加n条从输入到输出的连线I81-O81、I82-O82……I8n-O8n，该除法器能进行被除数是0~127×2n+2n-1，除数是15×2n，当n＝0、1、2、3…n整数时的快速运算。
3.按照权利要求1或2所说的除法器，其特征在于加法器ADD314是能完成第一个加数最少是三位，第二个加数最少是一位，和数最少是四位功能的加法器。
4.按照权利要求1或2所说的除法器，其特征在于二次加法器ADD435&ADD515是能完成第一个加数最少是四位，第二个加数最少是三位，第三个加数最少是一位，和数最少是五位功能的加法器。
5.按照权利要求3所说的除法器，其特征在于能完成第一个加数是四位，第二个加数是三位，第三个加数是一位，和数是五位功能的二次加法器的电路连接关系是加法器的输入X1脚同时连接与非门NA33的输入1脚、或非门NR37的输入2脚、异或门XR34的输入1脚；加法器的输入X2脚同时连接与非门NA32的输入1脚、或非门NR36的输入2脚、异或门XR36的输入1脚；加法器的输入X3脚同时连接与非门NA31的输入1脚、或非门NR35的输入2脚、异或门XR35的输入1脚；加法器的输入X4脚同时连接非门N32的输入1脚、异或门XR31的输入1脚；加法器的输入Y1脚同时连接与非门NA33的输入2脚、或非门NR37的输入1脚、异或门XR34的输入2脚；加法器的输入Y2脚同时连接与非门NA32的输入2脚、或非门NR36的输入1脚、异或门XR36的输入2脚；加法器的输入Y3脚同时连接与非门NA31的输入2脚、或非门NR35的输入1脚、异或门XR35的输入2脚；与非门NA31的输出3脚同时连接与门A310的输入2脚、与门A311的输入1脚、与门A312的输入1脚、或门R33的输入2脚、或门R34的输入2脚；与非门NA32的输出3脚同时连接与门A311的输入3脚、与门A312的输入2脚、或门R35的输入3脚、与非门NA34的输入1脚；与非门NA33的输出3脚同时连接与门A312的输入3脚、或门R32的输入2脚、或门R36的输入4脚、与非门NA35的输入1脚；或非门NR35的输出3脚同时连接与门A310的输入1脚、或门R35的输入2脚、或门R36的输入2脚；或非门NR36的输出3脚同时连接与门A311的输入2脚、或门R32的输入1脚、或门R33的输入3脚、或门R36的输入3脚；或非门NR37的输出3脚同时连接或门R33的输入4脚、或门R34的输入3脚、或门R35的输入4脚；非门N32的输出2脚连接或非门NR31的输入1脚、或门R33的输入1脚、或门R34的输入1脚、或门R35的输入1脚、或门R36的输入1脚；与门A310的输出3脚连接或非门NR31的输入2脚，同时连接或非门NR32的输入1脚；与门A311的输出4脚连接或非门NR31的输入3脚，同时连接或非门NR32的输入2脚；与门A312的输出4脚连接或非门NR31的输入4脚，同时连接或非门NR32的输入3脚；或门R32的输出3脚连接与非门NA34的输入2脚；或门R33的输出5脚连接与非门NA34的输入3脚；或门R34的输出4脚连接与非门NA35的输入2脚；或门R35的输出5脚连接与非门NA35的输入3脚，同时连接与非门NA34的输入4脚；或门R36的输出5脚连接与非门NA35的输入4脚，同时连接与非门NA34的输入5脚；或非门NR31的输出5脚连接异或门XR37的输入2脚，同时连接加法器的输出F5脚；或非门NR32的输出4脚连接异或门XR31的输入2脚；与非门NA34的输出6脚连接异或门XR32的输入2脚；与非门NA35的输出5脚连接异或门XR33的输入2脚；异或门XR35的输出3脚连接异或门XR32的输入1脚；异或门XR36的输出3脚连接异或门XR33的输入1脚；异或门XR34的输出3脚连接异或门XR37的输入1脚；异或门XR37的输出3脚连接加法器的输出F1脚；异或门XR33的输出3脚连接加法器的输出F2脚；异或门XR32的输出3脚连接加法器的输出F3脚；异或门XR31的输出3脚连接加法器的输出F4脚。
6.按照权利要求3所说的除法器，其特征在于能完成第一个加数是四位，第二个加数是三位，第三个加数是一位，和数是五位功能的二次加法器的电路连接关系是加法器的输入X1脚同时连接异或门XR43的2脚、与门A43的1脚、与门A46的1脚和与门A44的1脚；加法器的输入X2脚同时连接异或门XR42的2脚、与门A42的1脚和与门A45的1脚；加法器的输入X3脚同时连接异或门XR41的2脚和与门A41的1脚；加法器的输入X4脚同时连接异或门XR44的1脚和与门A49的1脚；加法器的输入Y1脚同时连接异或门XR43的1脚、与门A43的2脚、与门A46的2脚和与门A44的2脚；加法器的输入Y2脚同时连接异或门XR42的1脚、与门A42的2脚和与门A45的2脚；加法器的输入Y3脚同时连接异或门XR41的1脚和与门A41的2脚；与门A41的输出3脚连接或门R41的输入3脚；与门A42的输出3脚连接或门R42的输入2脚；与门A43的输出3脚连接或门R43的输入1脚；异或门XR41的输出3脚同时依次连接与门A44的输入4脚、与门A45的输入3脚、异或门XR45的输入1脚；异或门XR42的输出3脚同时依次连接与门A44的输入3脚、与门A46的输入3脚、与门A47的输入1脚、异或门XR46的输入1脚；异或门XR43的输出3脚同时依次连接与门A47的输入3脚、与门A48的输入2脚、异或门XR47的输入1脚；与门A44的输出5脚连接或门R41的输入1脚；与门A45的输出4脚连接或门R41的输入2脚，与门A46的输出4脚连接或门R42的输入1脚；与门A47的输出4脚连接或门R42的输入3脚；与门A48的输出3脚连接或门R43的输入2脚；或门R41的输出4脚同时依次连接与门A49的输入2脚、异或门XR44的输入2脚；或门R42的输出4脚接异或门XR45的输入2脚；或门R43的输出3脚接异或门XR46的输入2脚；与门A49的输出3脚连接该加法器的输出F5，同时连接与门A47的输入2脚、与门A48的输入1脚和异或门XR47的输入2脚；异或门XR44的输出3脚连接加法器的输出F4；异或门XR45的输出3脚连接加法器的输出F3；异或门XR46的输出3脚连接加法器的输出F2；异或门XR47的输出3脚连接加法器的输出F1。
全文摘要
一种除数为15×文档编号G06F7/48GK1547110SQ200310107548
公开日2004年11月17日 申请日期2003年12月16日 优先权日2003年12月16日
发明者武金木, 武优西, 姚芳, 李艳, 张邑博 申请人:河北工业大学