专利名称：来自快速pci接口的映射sdvo功能的制作方法
技术领域：
本发明的实施例涉及计算机系统领域，并且尤其涉及显示卡。
背景技术：
快速外围组件互连(PCI)基础(Peripheral Component InterconnectExpress Base)在现代计算机系统中变得越来越流行。PCI Express(快速PCI)基础很好地适合用于传统的个人计算机(PC)、膝上型、笔记本、便携式计算机以及服务器体系结构中。快速PCI(PCI Express)体系结构的优点包括低引脚计数(low pin count)、高速、串行设备到设备互连。因此，使用快速PCI的平台需要新的图形能力。然而，还没有使用快速PCI连接器来利用数字显示编解码器的任何机制。在使用快速PCI的典型平台中，加速图形端口(Accelerated Graphics PortAGP)模型不再适用。
用于解决上述问题的现有技术是不够的。一种技术是把显示编解码器放置在主板上。因为主板必须包括对于不需要数字显示的平台来说是不必要的电路或空间，所以此技术是昂贵的。此外，它在主板设计中产生了许多显著的放置和布线问题。另一技术是在快速PCI卡上提供数字显示编解码器装置。然而，由于在快速PCI和数字编解码器装置的时钟和传送速率之间的不兼容性，所以此技术并不理想。快速PCI被定义为固定频率接口，所述固定频率接口需要大量的逻辑和带宽开销来处理构建及解码分组，而数字显示器需要具有可变时钟同步和转送速率并且只需要非常小的开销来转送视频数据。
通过参照以下描述和用于图示本发明实施例的附图，可以更好地理解本发明的实施例。在附图中图1是用于图示可以实施本发明一个实施例的系统的图。
图2是用于图示依照本发明一个实施例的数字显示卡的图。
图3是用于图示依照本发明一个实施例的映射器的图。
图4A是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的关键部分上的SDVO功能之间的映射的图。
图4B是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x1连接器上的SDVO功能之间的映射的图。
图4C是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x4连接器上的SDVO功能之间的映射的图。
图4D是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x8连接器上的SDVO功能之间的映射的图。
图4E是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x16连接器的第一部分上的SDVO功能之间的映射的图。
图4F是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x16连接器的第二部分上的SDVO功能之间的映射的图。
具体实施例方式
本发明的实施例是一种用于把接口连接器上的引脚映射到数字显示器的信号的技术。第一组信号轨迹把在与第一接口标准兼容的接口连接器上的第一组路线(lane)中的发送器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输出信号的视频输出点。第二组信号轨迹把接口连接器上的第一组路线中的存在检测引脚映射到对应于与第二接口标准兼容的第一视频端口的控制信号的控制信号点。第三组信号轨迹把接口连接器上的第一组路线中的接收器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输入信号的视频输入点。
在下面的描述中，阐明了许多具体细节。然而可以理解的是，本发明的实施例可以在没有这些具体细节的情况下实施。在其它实例中，没有示出公知的电路、结构和技术以便不致模糊对此描述的理解。
图1是用于图示可以实施本发明一个实施例的系统100的图。系统100包括处理器110、处理器总线120、根复合体130、系统存储器140、开关150、大容量存储装置160、接口连接器170、数字显示卡180和显示监视器190。注意，系统100可以包括比这些元件更多或更少的元件。
处理器110表示任何类型体系结构的中央处理单元，诸如嵌入式处理器、移动处理器、微控制器、数字信号处理器、超标量计算机、向量处理器、单指令多数据(single instruction multiple data SIMD)计算机、复杂指令集计算机(complex instruction set computersCISC)、精简指令集计算机(reduced instruction set computersRISC)、超长指令字(very long instruction word VLIW)或混合体系结构。
处理器总线120提供了接口信号以使处理器110能够与例如根复合体130之类的其它处理器或装置通信。处理器总线120可以支持单处理器或多处理器配置。处理器总线120可以是并行的、顺序的、流水线、异步的、同步的或它们的任何组合。
根复合体130是把处理器110和/或存储器140连接到I/O装置的输入/输出(I/O)层次的根。根复合体130可以支持一个或多个接口端口，诸如快速外围组件互连(PCI)端口。每个接口定义了独立的层次域。每个层次域可以由单个端点或包含一个或多个开关组件和端点的子层次组成。根复合体可以包括集成的图形存储器控制器集线器(graphics memory controller hub GMCH)芯片组132和I/O集线器控制器(I/O hub controller ICH)芯片组137。GMCH 132提供了对诸如系统存储器140和ICH 127之类的存储器、图形和输入/输出装置的控制和配置。ICH 137具有被设计成用于支持I/O功能的多个功能。ICH137还可以被一起集成到芯片组或者与GMCH 132相分离以用于执行I/O功能。ICH 137可以包括多个接口和I/O功能，诸如PCI总线接口、处理器接口、中断控制器、直接存储器访问(direct memory accessDMA)控制器、电源管理逻辑、定时器、系统管理总线(systemmanagement bus SMBus)、通用串行总线(universal serial bus USB)接口、大容量存储器接口、低引脚计数(low pin count LPC)接口等。
系统存储器140存储系统代码和数据。典型情况下利用动态随机存取存储器(dynamic random access memory DRAM)或静态随机存取存储器(static random access memory SRAM)来实现系统存储器140。系统存储器可以包括用于实现本发明一个实施例的程序代码或代码段。该系统存储器包括图形驱动器145。图形驱动器145的任何一个元件可以由硬件、软件、固件、微代码或它们的任何组合来实现。系统存储器140还可以包括未示出的其它程序或数据，诸如操作系统。
开关150是多个虚拟PCI到PCI桥接装置的逻辑组合件。其在配置软件看来是两个或多个逻辑PCI到PCI桥。开关150向传统端点154和快速PCI端点158提供了快速PCI接口。端点可以是快速PCI事务的请求者或完成者一类装置。
大容量存储装置160存储诸如代码、程序、文件、数据、应用和操作系统之类的档案文件信息。大容量存储装置160可以包括软盘驱动器162、数字视频/通用盘片(DVD)164、光盘(CD)只读存储器(ROM)166和硬盘驱动器168以及任何其它磁或光存储装置。大容量存储装置160提供了一种用于读取机器可访问介质的机制。机器可访问介质可以包含用于执行如下所述任务的计算机可读程序代码。
接口连接器170是附于主板的连接器，所述主板包含处理器110、根复合体130、存储器140及其它装置。接口连接器170与接口标准兼容。在一个实施例中，接口标准是如在由PCI专用业务组(PCI-SIG)于2002年7月22日所公布的快速PCI基础规范版本1.0和快速PCI卡机电规范版本1.0中所述的快速PCI。
数字显示卡180包含用于提供用来驱动显示监视器190的显示信号的电路和/或装置。数字显示卡180被插入接口连接器170中以便与根复合体130中的GMCH 132相交互。在一个实施例中，数字显示卡180与适当的串行数字视频输出(serial digital video output SDVO)显示格式相兼容。它包含用于产生数字显示信号的SDVO装置。在一个实施例中，数字显示卡180可以被称作加速图形端口(AcceleratedGraphics Port AGP)数字显示第二代(Digital Display second generationADD2)。
显示监视器190可以是模拟或数字监视器。还可以是平板显示器，诸如液晶显示器(LCD)、电致发光显示器(electroluminescent displayELD)、气体等离子显示器或阴极射线管(Cathode Ray Tube CRT)显示器或电视机(TV)。
本发明的一个实施例可以描述为通常被描绘为流程图、流图、结构图或框图的过程。尽管流程图可能把操作描述为顺序的过程，然而可以并行或并发地执行许多操作。另外，可以重新布置所述操作的次序。当过程的操作完成时终止所述过程。过程可以对应于方法、程序、过程、制造或构造的方法等。流程图还可以描述循环中的迭代。
本发明的一个实施例是一种用于提供要插入主板上的快速PCI连接器中的外接卡并且提供SDVO功能的技术。外接卡并不包含可兼容快速PCI的装置。所述外接卡包含能够产生用于驱动显示监视器的数字显示信号的可兼容SDVO的装置。典型情况下，主板包含可以支持SDVO的图形芯片组。如果外接卡被插入用于通过接口连接器来支持快速PCI或SDVO的主板中，那么所述外接卡可以被用作数字显示路径升级。如果主板只支持快速PCI而不支持SDVO标准，那么所述外接卡既不会被损害也不会损害其它装置或系统。快速PCI经由控制总线提供了独立的低速和低引脚计数数字接口以便与外接卡上的装置通信。
典型情况下，图形芯片组是可以支持一个或多个SDVO端口的集成图形存储器控制器集线器(GMCH)芯片组。多路复用的总线信号从GMCH穿过高速数字接口来到接口连接器以便依照快速PCI模式或SDVO模式来支持外接卡。存在在接口连接器170上的跨接(strapping)点使用上拉/下拉跨接的卡感测信号。跨接被用来区分可兼容SDVO的卡和可兼容快速PCI的卡。GMCH具有两个电路元件SDVO电路和快速PCI电路。如果跨接处于VSTRAP电平(例如，HIGH)，那么GMCH禁止其快速PCI电路并且使其SDVO电路能够与具有SDVO装置的外接卡通信。如果跨接不处于VSTRAP电平(例如，LOW)，那么GMCH禁止其SDVO电路并且使其快速PCI电路能够与具有快速PCI装置的外接卡通信。被描述为本发明一个实施例的外接卡提供与SDVO信令兼容的数字显示编解码器装置以及诸如CRT、TV、高清晰度电视(high definition television HDTV)、数字可视接口(digital visual interface DVI)等的外部/内部显示互连。为了提供对外接卡的支持，存在包括视频基本输入/输出系统(basic input/outputsystem BIOS)的图形控制器软件和/或诸如图形驱动器145之类的图形装置驱动器。
图2是用于图示依照本发明一个实施例的数字显示卡180的图。数字显示卡180包括映射器210和SDVO装置220。
映射器210把接口连接器170上的快速PCI功能映射到SDVO功能。快速PCI功能和SDVO功能可以被分组为几个相应的组。映射器210实际上是把SDVO功能的引脚分配到接口连接器170上的快速PCI引脚。映射器210可以依照固定或静态方式或依照动态方式来执行映射以便把快速PCI引脚电连接到卡上相应的SDVO点。依照静态方式，映射可以包括硬连线或信号轨迹，用于把连接器上的快速PCI引脚连接到相应的SDVO点。连接可以是机械直接连接，或通过机械开关或电子开关之类的固定开关来连接。依照动态方式，诸如通过使用一个或多个可编程开关来动态完成连接，所述开关用于把快速PCI引脚连接到用来连接相应SDVO点的信号轨迹。可编程开关可以被编程以把快速PCI引脚连接到卡上的另一组点，所述点对应于用于提供进一步接口灵活性的另一接口标准。
SDVO装置220是用于根据被映射到快速PCI的串行SDVO信号来向显示监视器190产生数字视频输出信号的装置。SDVO装置可以包括数字显示编解码器装置或与数字显示编解码器装置对接。
图3是用于图示依照本发明一个实施例的映射器210的图。映射器210分别包括第一、第二、第三、第四、第五、第六、第七、第八组信号轨迹310、320、330、340、350、360、370和380。每组可以包括或可以不包括固定或可编程的开关。第一、第二和第三组对应于第一组路线和第一视频端口。第四和第五组对应于第二组路线和第二视频端口。第六和第八组对应于第一连接器和第一视频端口。第七组对应于第二连接器和第二视频端口。
第一组信号轨迹310把在与第一接口标准兼容的接口连接器上的第一组路线中的发送器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输出信号的视频输出点。在一个实施例中，第一接口标准是快速PCI并且第二接口标准是SDVO标准。在下面论述中为简单起见，使用快速PCI和SDVO标准，不过在不脱离本发明精神和范围的情况下可以使用其它标准。在此实施例中，发送器差分对引脚分别是在B端的引脚14、15、19、20、23、24和27及28的HSOp(0)、HSOn(0)、HSOp(1)、HSOn(1)、HSOp(2)、HSOn(2)、HSOp(3)和HSOn(3)。第一组路线是路线0、1、2和3。视频输出信号是第一SDVO端口或信道的SDVO红色、绿色、蓝色和时钟信号。
第二组信号轨迹320把接口连接器上的第一组路线中的存在检测引脚映射到对应于与第二接口标准兼容的第一视频端口的控制信号的控制信号点。检测引脚是在B端的引脚17和31的PRSNT2#。控制信号是第一SDVO端口或信道的SDVO控制时钟和控制数据信号。
第三组信号轨迹330把接口连接器上的第一组路线中的接收器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输入信号的视频输入点。接收器差分对引脚分别是在A端的引脚16、17、21、22、25和26的HSIp(0)、HSIn(0)、HSIp(1)、HSIn(1)、HSIp(2)和HSIn(2)。注意，HSIp(3)和HSIn(3)并未被映射，并且所述引脚被留下而未被连接。视频输入信号是第一SDVO端口或信道的SDVO时钟、中断和停滞信号。
第四组信号轨迹340把在接口连接器上的第二组路线中的发送器差分对引脚映射到对应于与第二接口标准兼容的第二视频端口的视频输出信号的视频输出点。发送器差分对引脚分别是在B端的引脚33、34、37、38、41、42、45和46的HSOp(4)、HSOn(4)、HSOp(5)、HSOn(5)、HSOp(6)、HSOn(6)、HSOp(7)和HSOn(7)。第二组路线是路线4、5、6和7。视频输出信号是第二SDVO端口或信道的SDVO红色、绿色、蓝色和时钟信号。
第五组信号轨迹350把在接口连接器上的第二组路线中的接收器差分对引脚映射到对应于与第二接口标准兼容的第二视频端口的视频输入信号的视频输入点。接收器差分对引脚分别是在A端的引脚39和40的HSIp(5)和HSIn(5)。注意，HSIp(4)、HSIn(4)、HSIp(6)、HSIn(6)、HSIp(7)和HSIn(7)未被映射并且所述引脚被留下而未被连接。视频输入信号是第二SDVO端口或信道的SDVO中断信号。
第六组信号轨迹360把接口连接器的第一连接器上的供电引脚映射到第一视频端口的供电点。第一连接器包括快速PCI的x4形状因数。供电引脚包括从A和B两端的引脚1到引脚32的所有各个供电和接地引脚。
第七组信号轨迹370把接口连接器的第二连接器上的供电引脚映射到第二视频端口的供电点。第二连接器包括快速PCI的x8形状因数。供电引脚包括从A和B两端的引脚1到引脚49的所有各个供电和接地引脚。
第八组信号轨迹380把接口连接器的第一连接器上的系统引脚映射到第一视频端口的系统点。系统引脚分别是在B端的引脚5和6以及A端的引脚11的SMCLK、SMDATA和PWGD。
上述映射能够使用x4快速PCI卡形状因数来完成用于一个SDVO视频端口的功能，以及使用x8快速PCI卡形状因数来完成用于两个SDVO视频端口的功能。
注意，如果路线8到16未被映射。那么对应于信号的引脚被留下而未被连接。然而，把供电引脚映射到外接卡的相应供电引脚。
在图4A、4B、4C、4D、4E和4F中示出了在快速PCI引脚和SDVO信号之间的映射或对应关系的细节。
图4A是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的关键部分上的SDVO功能之间的映射的图。
图4B是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x1连接器上的SDVO功能之间的映射的图。
图4C是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x4连接器上的SDVO功能之间的映射的图。
图4D是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x8连接器上的SDVO功能之间的映射的图。
图4E是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x16连接器的第一部分上的SDVO功能之间的映射的图。
图4F是用于依照本发明一个实施例图示在快速PCI功能到接口连接器的x16连接器的第二部分上的SDVO功能之间的映射的图。
虽然已经根据几个实施例描述了本发明，然而本领域普通技术人员应当认识到本发明不局限于所描述的实施例，并且可以在所附权利要求的精神和范围内作出修改和改变的情况下进行实施。因而上述描述被认为是说明性而并非限制性的。
权利要求
1.一种设备，包括第一组信号轨迹，用于把在与第一接口标准兼容的接口连接器上的第一组路线中的发送器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输出信号的视频输出点；第二组信号轨迹，用于把所述接口连接器上的第一组路线中的存在检测引脚映射到对应于与所述第二接口标准兼容的第一视频端口的控制信号的控制信号点；和第三组信号轨迹，用于把所述接口连接器上的第一组路线中的接收器差分对引脚映射到对应于与所述第二接口标准兼容的第一视频端口的视频输入信号的视频输入点。
2.如权利要求1所述的设备，还包括第四组信号轨迹，用于把在所述接口连接器上的第二组路线中的发送器差分对引脚映射到对应于与所述第二接口标准兼容的第二视频端口的视频输出信号的视频输出点；和第五组信号轨迹，用于把在所述接口连接器上的第二组路线中的接收器差分对引脚映射到对应于与所述第二接口标准兼容的第二视频端口的视频输入信号的视频输入点。
3.如权利要求1所述的设备，其中所述第一接口标准与快速外围组件互连(PCI)标准相兼容。
4.如权利要求1所述的设备，其中所述第二接口标准与串行数字视频输出(SDVO)标准相兼容。
5.如权利要求1所述的设备，还包括第六组信号轨迹，用于把所述接口连接器的第一连接器上的供电引脚映射到所述第一视频端口的供电点。
6.如权利要求2所述的设备，还包括第七组信号轨迹，用于把所述接口连接器的第二连接器上的供电引脚映射到所述第二视频端口的供电点。
7.如权利要求4所述的设备，其中所述视频输出信号包括红色、绿色、蓝色和时钟信号对。
8.如权利要求4所述的设备，其中所述控制信号包括控制时钟信号和控制数据信号。
9.如权利要求4所述的设备，其中所述视频输入信号包括输入时钟信号、中断信号和停滞信号对。
10.如权利要求1所述的设备，还包括第八组信号轨迹，用于把所述接口连接器的第一连接器上的系统引脚映射到所述第一视频端口的系统点。
11.一种方法，包括把在与第一接口标准兼容的接口连接器上的第一组路线中的发送器差分对引脚经由第一组信号轨迹映射到视频输出点，所述视频输出点对应于与第二接口标准兼容的第一视频端口的视频输出信号；把所述接口连接器上的第一组路线中的存在检测引脚经由第二组信号轨迹映射到控制信号点，所述控制信号点对应于与所述第二接口标准兼容的第一视频端口的控制信号；并且把所述接口连接器上的第一组路线中的接收器差分对引脚经由第三组信号轨迹映射到视频输入点，所述视频输入点对应于与所述第二接口标准兼容的第一视频端口的视频输入信号。
12.如权利要求11所述的方法，还包括把在所述接口连接器上的第二组路线中的发送器差分对引脚经由第四组信号轨迹映射到视频输出点，所述视频输出点对应于与所述第二接口标准兼容的第二视频端口的视频输出信号；并且把在所述接口连接器上的第二组路线中的接收器差分对引脚经由第五组信号轨迹映射到视频输入点，所述视频输入点对应于与所述第二接口标准兼容的第二视频端口的视频输入信号。
13.如权利要求11所述的方法，其中所述第一接口标准与快速外围组件互连(PCI)标准相兼容。
14.如权利要求11所述的方法，其中所述第二接口标准与串行数字视频输出(SDVO)标准相兼容。
15.如权利要求11所述的方法，还包括把所述接口连接器的第一连接器上的供电引脚经由第六组信号轨迹映射到所述第一视频端口的供电点。
16.如权利要求12所述的方法，还包括把所述接口连接器的第二连接器上的供电引脚经由第七组信号轨迹映射到所述第二视频端口的供电点。
17.如权利要求14所述的方法，其中所述视频输出信号包括红色、绿色、蓝色和时钟信号对。
18.如权利要求14所述的方法，其中所述控制信号包括控制时钟信号和控制数据信号。
19.如权利要求14所述的方法，其中所述视频输入信号包括输入时钟信号、中断信号和停滞信号对。
20.如权利要求11所述的方法，还包括把所述接口连接器的第一连接器上的系统引脚经由第八组信号轨迹映射到所述第一视频端口的系统点。
21.一种系统，包括主板上的图形芯片组；接口连接器，附于所述主板并且与第一接口标准相兼容；和插入所述接口连接器中用于驱动显示监视器的卡，所述卡包括第一组信号轨迹，用于把在与第一接口标准兼容的接口连接器上的第一组路线中的发送器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输出信号的视频输出点，第二组信号轨迹，用于把所述接口连接器上的第一组路线中的存在检测引脚映射到对应于与所述第二接口标准兼容的第一视频端口的控制信号的控制信号点，和第三组信号轨迹，用于把所述接口连接器上的第一组路线中的接收器差分对引脚映射到对应于与所述第二接口标准兼容的第一视频端口的视频输入信号的视频输入点。
22.如权利要求21所述的系统，其中所述卡还包括第四组信号轨迹，用于把在所述接口连接器上的第二组路线中的发送器差分对引脚映射到对应于与所述第二接口标准兼容的第二视频端口的视频输出信号的视频输出点；和第五组信号轨迹，用于把在所述接口连接器上的第二组路线中的接收器差分对引脚映射到对应于与所述第二接口标准兼容的第二视频端口的视频输入信号的视频输入点。
23.如权利要求21所述的系统，其中所述第一接口标准与快速外围组件互连(PCI)标准相兼容。
24.如权利要求21所述的系统，其中所述第二接口标准与串行数字视频输出(SDVO)标准相兼容。
25.如权利要求21所述的系统，其中所述卡还包括第六组信号轨迹，用于把所述接口连接器的第一连接器上的供电引脚映射到所述第一视频端口的供电点。
26.如权利要求22所述的系统，其中所述卡还包括第七组信号轨迹，用于把所述接口连接器的第二连接器上的供电引脚映射到所述第二视频端口的供电点。
27.如权利要求24所述的系统，其中所述视频输出信号包括红色、绿色、蓝色和时钟信号对。
28.如权利要求24所述的系统，其中所述控制信号包括控制时钟信号和控制数据信号。
29.如权利要求24所述的系统，其中所述视频输入信号包括输入时钟信号、中断信号和停滞信号对。
30.如权利要求21所述的系统，其中所述卡还包括第八组信号轨迹，用于把所述接口连接器的第一连接器上的系统引脚映射到所述第一视频端口的系统点。
全文摘要
本发明的实施例是一种用于把接口连接器上的引脚映射到用于数字显示器的信号的技术。第一组信号轨迹把在与第一接口标准兼容的接口连接器上的第一组路线中的发送器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输出信号的视频输出点。第二组信号轨迹把接口连接器上的第一组路线中的存在检测引脚映射到对应于与第二接口标准兼容的第一视频端口的控制信号的控制信号点。第三组信号轨迹把接口连接器上的第一组路线中的接收器差分对引脚映射到对应于与第二接口标准兼容的第一视频端口的视频输入信号的视频输入点。
文档编号G06F3/14GK1902615SQ200480039436
公开日2007年1月24日 申请日期2004年12月21日 优先权日2003年12月24日
发明者S·J·道宁, P·A·约利, A·H·韦伦 申请人:英特尔公司