专利名称：：Ibis模型信息读取方法、高速电路仿真系统及其方法
技术领域：
：本发明涉及仿真技术，具体涉及一种能够调用器件IBIS模型中的上升/下降沿速率信息的高速电路仿真系统及其实现方法。
背景技术：
：在高速电路设计中，随着系统速度和布线密度的提高，SI(SignalIntegrity，信号完整性)，串绕、EMC(electromagneticcompatibility，电磁兼容性)问题对产品设计的影响越来越重要，要想在设计初期和设计过程中把各种因素的影响考虑进去，就需要根据实际物理设计中的各种参数，采用高速电路仿真技术进行分析。IBIS(Input/OutputBufferInformationalSpecification，输入/输出缓冲信息规范)是用来描述IC器件的输入、输出和I/O缓冲器件行为特性的文件，并且用来模拟缓冲器件和PCB板上的电路系统的相互作用。具体而言，IBIS描述了一个缓冲器件的输入和输出阻抗(通过I/V曲线的形式)、上升和下降时间以及对于不同情况下的上拉和下拉，从而，工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序的分析。现有技术的高速电路仿真系统所用的器件模型有相当一部分是采用IBIS模型，这是由IBIS模型本身的特性所决定的。IBIS模型是一种行为级模型，具有仿真速度快，而且可以保护器件生产商的知识产权信息，因此许多高速电路仿真工具都支持IBIS模型的调用，其中，Agilen公司的ADS(AdvancedDesignSystem，先进设计系统)系统是应用非常广泛的一种仿真设计工具。图1为IBIS模型的基本参数示意图，IBIS模型中含有器件的基本信息参数，其中，A代表上拉/下拉V/I、B代表上升/下降沿速率，简称上升/下降沿时间/电压速率、C代表电源/接地箝位V/I、Cc代表结电容，并包括封装寄生参数(寄生电感Lp、寄生电阻Rp和寄生电容Cp)。其中上拉/下拉V/I和电源/接地箝位V/I是以数据表的形式提供的，不同的电压对应不同的电流。上升/下降沿速率有两种情况，一种是直接提供电压和时间的比值，另一种是以时间和电压的数据表格提供。后一种方式比前一种要更为精确。所有这五大部分才能完整地构成IBIS模型，只有完整地实现对这五部分特性的模拟才能准确地模拟器件的电气特性。参见图2，所示为现有ADS系统调用IBIS模型的技术方案的原理图，其中，端口P1为输入端口，端口P2为输出端口，元件x1、x2、x3、x4、Cc、Lp、Rp、Cp分别对应IBIS模型中上拉/下拉V/I、电源/接地箝位V/I、结电容CC和寄生电感Lp、寄生电阻Rp和寄生电容Cp，变量元件VAR用来为结电容Cc、寄生电感LP、寄生电阻RP及寄生电容CP赋值。从图上可以看出，这种方案主要完成了对上拉/下拉V/I、电源/接地箝位V/I、结电容和封装寄生参数(寄生电感、寄生电阻和寄生电容)的调用，而忽略了上升/下降沿速率的信息。结电容、寄生电感、寄生电阻和寄生电容实现比较简单，可以在ADS系统的原理图中调用电容、电感和电阻来表示，其电容值、电阻值和电感值为IBIS模型中规定的数值。上拉/下拉V/I、电源/接地箝位V/I的实现相对来说困难一点，这些元件的特点是在处于不同的端接电压时，输出不同的电流值，具体的电流值由IBIS文件中的V/I数据表确定。为了模拟这些元件的功能，需要设计一个查表电路来实现对数据表的读取。以下参照上拉元件为例，说明如何实现对IBIS模型文件中上拉数据表的调用，其余的数据表的调用方法是类似的，只需更改数据文件和查表电压，完全可以参照同样的方法设计。上拉查表电路可以参考图3的电路，该电路包括两个元件，一个是SDD2P元件，另一个是DAC(DataAccessComponent)元件。这两个元件都是ADS系统自身所提供的，其中DAC元件可以完成对上拉数据表文件的访问，根据访问变量(由属性iVar1控制)的数值(由属性iVal1控制)实现对数据表的线性插值查表，访问的文件由文件属性确定。该查表电路的访问变量为“Vtable”，数值为_v1-_v2，表示SDD2P的端口(Port)1和端口2的压差作为自变量，即上拉模块的端接电压，访问文件为dx4pga_outputl_pullup_typ.cti，即存放V/I数据表的文件。V/I数据表的文件的查表自变量为Vtable，因变量为Itable。SDD2P元件可以实现对DAC元件的访问，其中属性I[2，0]＝dep_data(DAC1.DAC，“Itable”)mA，表示元件端口的电流是由DAC1元件确定的，DAC1以SDD2P端口电压值作为自变量，以查表的方式，确定端口2的输出电流大小，单位是mA。端口2的电流就是上拉的输出电流。因此，通过这两个元件的结合，可以实现对电压/电流表的访问，模拟上拉元件在不同的端接电压下提供不同电流的特性。在ADS系统中，DAC元件不能直接访问IBIS模型文件，必须要把IBIS模型中的V/I数据表取出，然后转成CITI数据文件格式。CITI文件的数据格式如下面所示，表格的自变量为Vtable，变量为Itable。CITI文件内容注解CITIFILEA.01.01版本号NAMEVI_PULLUP_TYP数据表名称VARVtableMAG5变量名称数据类型个数DATAItable数据名称VAR_LIST_BEGIN变量列表5.0…1.0VAR_LIST_END变量列表结束BEGIN数据列表2.4…2.0END数据列表结束但是，作为一种常用的高速电路仿真工具，现有的ADS系统在上述技术方案中调用IBIS模型时，没有完全实现对IBIS模型五部分的调用，只包括了上拉/下拉V/I、电源/接地箝位V/I、结电容和封装寄生参数(寄生电感、寄生电阻和寄生电容)，而忽略了上升/下降沿速率的信息。由于该信息是代表信号边沿信息的最为重要的部分，所以，现有ADS系统调用IBIS模型的技术方案不能够准确地模拟器件的信号边沿特性，导致电路仿真结果不可靠。此外，现有的技术方案没有实现对IBIS模型的自动处理，需要手工处理IBIS文件中的数据表信息，然后转成CITI数据文件格式。由于IBIS模型文件包括了6个V/I表格，而且每个表格对应着三种模式，典型值、最小值和最大值。因此需要手工处理18个V/I数据文件，非常繁琐，并且容易出错。此外，封装寄生电感、寄生电阻、寄生电容和结电容的数值也需要手工填写，非常麻烦。因此有必要提出一种改进的高速电路仿真系统及其方法来实现对IBIS模型快速完整的调用，提高工作效率和仿真质量。本申请文件中，对于“/”号的使用作如下规定，凡涉及“上拉/下拉”、“电源/接地”、“上升/下降沿”之处表示“或”，凡涉及“V/I”、“K/V”、“K1/V”以及“K2/V”之处表示对应关系，特别指明的按其指明的意思进行理解，其他情况依上下文进行理解。
发明内容针对现有技术存在的不足，本发明的一个目的在于提供读取转换器件IBIS模型中的上升/下降沿速率信息的方法，以将上升/下降沿速率信息转换为高速电路仿真系统可以识别的信息。本发明的另一目的在于提供一种高速电路仿真系统及其方法，其通过实现对IBIS模型中上升/下降沿速率信息的调用，能够准确地模拟器件的信号边沿特性。本发明的另一目的在于提供一种高速电路仿真系统及其方法，其通过对器件IBIS模型五部分的调用，即对上拉/下拉V/I、上升/下降沿速率、电源/接地箝位V/I、结电容Cc和封装寄生参数(寄生电感Lp、寄生电阻Rp和寄生电容Cp)这五个部分的调用，实现可靠的电路仿真结果。本发明的另一目的在于提供新的高速电路仿真系统及其方法，能够自动处理IBIS文件中数据表信息，然后转成CITI数据文件格式，包括上升/下降沿速率信息。电路能够自动索引上拉/下拉V/I、上升/下降沿速率、电源/接地箝位V/I的CITI数据文件，自动调用结电容的容值、封装寄生参数，对IBIS模型的自动处理，并能方便地在典型值、最小值和最大值三种模式之间进行切换。为实现上述目的，根据本发明的一个方面，提供了一种读取转换器件IBIS模型中的上升/下降沿速率信息的方法，其特征在于，包括读取步骤，用于访问IBIS模型文件中的上升/下降沿速率数据表和上拉/下拉V/I数据表，转换步骤，用于将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2。进一步地，读取步骤包括上升/下降沿速率读取步骤，通过上升/下降沿速率读取装置，访问IBIS模型文件中的上升/下降沿速率数据表，从中读取器件的上升/下降沿的电压V与时间的对应关系，上拉/下拉V/I读取步骤，通过上拉/下拉V/I读取装置，访问IBIS模型中的上拉/下拉V/I数据表，从中读取器件的上拉/下拉模块的电压V与电流I的对应关系；转换步骤包括上升/下降沿速率数据转换步骤，通过上升/下降沿速率数据转换装置，根据上升/下降沿的电压V与时间的对应关系以及器件的上拉/下拉模块的电压V与电流I的对应关系，计算出器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，并根据器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2，查表电压计算步骤，通过查表电压计算装置，根据上升/下降沿的电压V与时间的对应关系，按照IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围，组合步骤，通过组合装置，将K1、K2与查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V，以及CITI文件产生步骤，通过CITI文件产生装置，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。根据本发明的另一方面，提供了一种高速电路仿真方法，通过调用器件的IBIS模型信息，实现对器件的模拟，方法包括读取转换步骤和调用步骤，其特征在于，读取转换步骤包括上升/下降沿速率，其包括读取步骤，用于访问IBIS模型文件中的上升/下降沿速率数据表和上拉/下拉V/I数据表，转换步骤，用于将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2，调用步骤可以通过调用上拉开关系数K1和下拉开关系数K2，实现对器件边沿特性的模拟。进一步地，读取步骤包括上升/下降沿速率读取步骤，通过上升/下降沿速率读取装置，访问IBIS模型文件中的上升/下降沿速率数据表，从中读取器件的上升/下降沿的电压V与时间的对应关系，上拉/下拉V/I读取步骤，通过上拉/下拉V/I读取装置，访问IBIS模型中的上拉/下拉V/I数据表，从中读取器件的上拉/下拉模块的电压V与电流I的对应关系；转换步骤包括上升/下降沿速率数据转换步骤，通过上升/下降沿速率数据转换装置，根据上升/下降沿的电压V与时间的对应关系以及器件的上拉/下拉模块的电压V与电流I的对应关系，计算出器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，并根据器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2，查表电压计算步骤，通过查表电压计算装置，根据上升/下降沿的电压V与时间的对应关系，按照IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围，组合步骤，通过组合装置，将K1、K2与查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V，以及CITI文件产生步骤，通过CITI文件产生装置，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。进一步地，读取转换步骤还包括上拉/下拉V/I数据转换步骤，访问IBIS模型中上拉/下拉V/I数据表，并将其转换为CITI数据文件上拉/下拉V/I表，以及电源/接地箝位V/I数据转换步骤，访问IBIS模型中的电源/接地箝位V/I数据表，并将其转换为CITI数据文件电源/接地箝位V/I表，调用步骤调用CITI数据文件，并调用IBIS模型中的结电容和封装寄生参数信息。进一步地，调用步骤包括输入步骤，通过输入装置，提供一个控制信号；整形步骤，通过整形电路，接收控制信号，并对其进行边沿整形，以作为仿真所需的触发信号；查表电压产生步骤，通过查表电压产生电路，接收整形后的控制信号，并产生查表电压；K/V查表步骤，通过K/V查表电路，以查表电压作为端接电压，访问上升沿和下降沿的K1/V表和K2/V表，并输出上升沿和下降沿的K1和K2；开关步骤，通过开关电路，接收查表电路输出的上升沿和下降沿的K1和K2，当VIN信号由低变高时，输出上升沿K1或K2，当VIN信号由高变低时，输出下降沿K1或K2；上拉/下拉V/I查表步骤，通过上拉/下拉V/I查表电路，为器件的上拉/下拉模块调用CITI格式的数据文件上拉/下拉V/I表，上拉/下拉V/I查表电路按照器件的模拟连接负载不同而产生不同的端接电压，从而提供相应的上拉/下拉输出电流；以及乘法运算步骤，将上拉开关系数K1与上拉输出电流相乘，或将下拉开关系数K2与下拉输出电流相乘，模拟器件在不同端接电压和控制信号下在任一时刻的输出电流，以模拟与IBIS模型相应的器件的边沿特性。其中，读取转换步骤还包括索引文件产生步骤，产生索引文件，索引文件内包含有索引数据，方法还包括索引步骤，用于接收调用装置的调用命令，访问索引文件，并向调用装置提供索引数据。根据本发明的另一方面，提供了一种高速电路仿真系统，通过调用器件的IBIS模型信息，实现器件的模拟，系统包括读取转换装置和调用装置，其特征在于，读取转换装置包括上升/下降沿速率数据转换装置，用于访问IBIS模型文件中的上升/下降沿速率数据表和上拉/下拉V/I数据表，将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2，从而调用装置可以通过调用上拉开关系数K1和下拉开关系数K2，实现对器件边沿特性的模拟。进一步地，上升/下降沿速率数据转换装置包括上升/下降沿速率读取装置，用于访问器件的IBIS模型文件中的上升/下降沿速率数据表，从中读取器件的上升/下降沿的电压V与时间的对应关系；上拉/下拉V/I读取装置，用于访问器件的IBIS模型中的上拉/下拉V/I数据表，从中读取器件的上拉/下拉模块的电压V与电流I的对应关系；开关系数计算装置，分别与上升/下降沿速率读取装置和上拉/下拉V/I读取装置相连，用于根据器件的上升/下降沿的电压V与时间的对应关系以及器件的上拉/下拉模块的电压V与电流I的对应关系，计算出器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，根据器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2；查表电压计算装置，与上升/下降沿速率数据读取装置相连，根据上升/下降沿的电压V与时间的对应关系，按照IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围；组合装置，与开关系数计算装置和查表电压计算装置相连，用于将K1、K2与查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V；以及CITI文件产生装置，与组合装置相连，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。进一步地，上升/下降沿速率数据转换装置用于将IBIS模型中的上升/下降沿速率数据表转换为CITI数据文件上升沿和下降沿的K1/V表和K2/V表，模型数据调用装置包括输入装置，用于提供一个控制信号；整形电路，与输入装置相连，用于接收控制信号，并对其进行边沿整形，以作为仿真所需的触发信号；查表电压产生电路，与整形电路相连，用于接收整形后的控制信号，并产生查表电压；K/V查表电路，与查表电压产生电路相连，以查表电压作为端接电压，用于访问上升沿和下降沿的K1/V表和K2/V表，并输出上升沿和下降沿的K1和K2；开关电路，与K/V查表电路相连，用于接收查表电路输出的上升沿和下降沿的K1和K2，当VIN信号由低变高时，输出上升沿K1或K2，当VIN信号由高变低时，输出下降沿K1或K2；上拉/下拉V/I查表电路，随器件的模拟连接负载不同而具备不同的端接电压，用于为器件的上拉/下拉模块调用CITI格式的数据文件上拉/下拉V/I表，提供上拉/下拉输出电流；以及乘法器，与开关电路和V/I查表电路相连，用于将上拉开关系数K1与上拉输出电流相乘，或将下拉开关系数K2与下拉输出电流相乘，模拟器件在不同端接电压和控制信号下在任一时刻的输出电流，以模拟与IBIS模型相应的器件的边沿特性。本发明具有如下有益效果。一、通过对IBIS模型中上升/下降沿速率信息的调用，能够准确地模拟器件的信号边沿特性。二、通过对IBIS模型五部分的完整调用，实现了准确可靠的电路仿真效果。三、通过根据本发明的方法处理流程，可以自动处理器件IBIS模型中的信息，产生相应的CITI数据文件和索引文件。通过对文件的调用，实现系统对CITI文件的自动索引和无源参数的自动调用，大大简化了系统调用IBIS模型信息的工作量，极大地提高了工作效率。下面结合附图，详细描述本发明的具体实施方式，图中图1所示为IBIS模型的基本参数示意图；图2所示为ADS系统调用IBIS模型的原理图；图3所示为ADS系统的上拉查表电路的原理图；图4所示为本发明的系统原理方框图；图5所示为上升/下降沿速率数据转换装置的方框图；图6所示为模型数据调用装置的方框图；图7所示为边沿整形电路的原理图；图8所示为查表电压产生电路处理前后的控制信号的电压波形示意图；图9所示为高电压查表电压产生电路的原理图；图10所示为高电平查表电压产生电路的输入/输出电压波形对比图；图11所示为开关电路的原理图；图12所示为查表电路/无源元件、索引装置的数据访问元件以及索引文件之间形成的三级链接的示意图；图13所示为读取转换IBIS模型数据的流程图；以及图14所示为调用IBIS模型读取转换后的数据的流程图。具体实施例方式以下以ADS系统为例，对根据本发明提出的高速电路仿真系统及其方法的原理作详细说明。参见图4，所示为本发明的系统原理图。系统包括读取转换装置100、调用装置200以及索引装置300。前面已经提到，ADS系统是通过查表电路实现对IBIS模型的数据表的读取的，数据表的信息需要先转换为CITI格式才能由ADS系统调用。读取转换装置100包括上升/下降沿速率数据转换装置110、上拉/下拉V/I数据转换装置120、电源/接地箝位V/I数据转换装置130、无源元件参数读取装置140以及索引文件产生装置150。IBIS模型中的上升/下降沿速率数据表需要转换成ADS能够识别的分量。在本发明中，该数据表被转换成上升沿/下降沿时间的上拉开关系数K1和下拉开关系数K2。上拉开关系数K1和下拉开关系数K2分别表示在某时刻器件的上拉和下拉模块的输出电流是饱和电流的K倍，0≤K≤1。所谓的饱和电流是上拉/下拉模块在完全打开的状态下，输出电流的大小，即上拉/下拉V/I数据表中的电流大小。在上升沿和高电平阶段，K1由0逐渐增大到1，并保持到下一个下降沿开始，K2由1逐渐减小到0，同样保持到下一个下降沿开始。在下降沿和低电平阶段，K1由1逐渐减小到0，并保持到下一个上升沿，K2由0逐渐增大到1，同样保持到下一个上升沿。图5所示为上升/下降沿速率数据转换装置110的原理方框图。该装置包括上升/下降沿速率读取装置111，用于访问器件IBIS模型文件中的上升/下降沿速率数据表，从中读取器件的上升/下降沿的电压V与时间的对应关系；上拉/下拉V/I读取装置112，用于访问器件IBIS模型中的上拉/下拉V/I数据表，从中读取器件的上拉/下拉模块的电压V与电流I的对应关系；开关系数计算装置113，分别与上升/下降沿速率读取装置111和上拉/下拉V/I读取装置112相连，用于根据器件的上升/下降沿的电压V与时间的对应关系以及器件的上拉/下拉模块的电压V与电流I的对应关系，计算出器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，并根据器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2；查表电压计算装置116，与上升/下降沿速率数据读取装置111相连，根据上升/下降沿的电压V与时间的对应关系，按照IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围。该查表电压送入后面将要描述的组合装置114，该限幅器电压范围将用于调用装置中查表电压产生电路中限幅器电压的设定；组合装置114，与开关系数计算装置113和查表电压计算装置116相连，用于将K1、K2与查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V；以及CITI文件产生装置115，与组合装置相连，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。上拉/下拉V/I数据转换装置120用于访问IBIS模型中的上拉/下拉V/I数据表，并将其转换为CITI数据文件上拉/下拉V/I表。电源/接地箝位V/I数据转换装置130用于访问IBIS模型中的电源/接地箝位V/I数据表，并将其转换为CITI数据文件电源/接地箝位V/I表。这两个装置120、130可以采用前述现有技术所用的方式。无源元件参数读取装置140用于访问器件的IBIS模型，从中读取其中的结电容和封装寄生参数。索引文件产生装置150分别与上升/下降沿速率数据转换装置110、上拉/下拉V/I数据转换装置120、电源/接地箝位V/I数据转换装置130、以及无源元件参数读取装置140连接，用于产生一个MDF格式的索引文件。该MDF索引文件中的索引数据包括CITI数据文件的文件名以及结电容和封装寄生参数，并包括查表电压计算装置116计算出的限幅器电压范围。图6示出了模型数据调用装置200的方框原理图，下面结合图6，详细说明本发明完全调用IBIS模型五个部分的原理。模型数据调用装置200用于响应输入信号，调用读取转换后的模型数据，从而进行器件的仿真模拟，其包括以下部分。输入装置210，用于提供一个控制信号Vin。整形电路212，与输入装置210相连，用于接收控制信号Vin，并对其进行边沿整形，以作为仿真所需的触发信号。由于控制信号是由仿真工程师输入的，信号的边沿可能不一致，无法作为有效的触发信号，因此需要使用整形电路212进行统一转换处理，将信号的边沿调整为与瞬态仿真时间步长一致，以消除输入信号边沿对后续电路功能的影响。可以设定，如果输入电压大于等于0.5V，则输出为高电平1V，否则为0V。当输入Vin电压超过0.5V时为上升沿的起始时刻，直到Vin电压低于0.5V时上升沿结束，这段时间上升沿K1、K2起作用。当输入Vin电压低于0.5V时为下降沿的起始时刻，直到Vin电压高于0.5V时下降沿结束，这段时间下降沿K1、K2起作用。整形电路212如图7所示，输入为Vin，输出为Vfix，其功能主要利用了ADS系统的变量元件2122和SDD2P元件2121两个元件来实现。在某仿真时刻，如果输入电压发生改变，其值大于等于0.5V，则电路输出高电平1V，如果输入电压发生改变，其值小于0.5V，则电路输出低电平0V。变量元件2122的变量设置为if(v1＜0.5)then0else1endif，这表示当SDD2P元件2121的端口1电压小于0.5V时，输出为0V，否则为1。因此通过该电路可以实现边沿整形，将信号边沿调整为与瞬态仿真时间步长一致，使后续的查表电压产生电路不受外界输入信号边沿的影响。查表电压产生电路，包括高电平查表电压产生电路214和低电平查表电压产生电路216，分别与整形电路212相连，用于接收整形后的控制信号Vfix，分别产生高电平查表电压和低电平查表电压。高电平查表电压产生电路214和低电平查表电压产生电路216实际上是将上升沿和下降沿的时间信息转换成查表电压信息。图8所示为这两个电路214和216处理前后的控制信号的电压波形图，其中控制信号Vfix的电压波形为矩形波W1，经电路214和216处理后的信号波形分别为锯齿波W1和W2。锯齿波信号的优点是电压和时间是成线性关系的，容易处理。电路214和216同时接收控制信号Vfix，对于电路214来说，Vfix为高电平时，查表电压输出电压与时间呈线性关系，Vfix为低电平时，输出电压为0，这样，电路214的输出电压沿整个时间轴的波形W2呈现锯齿波；对于电路216来说则相反，Vfix为低电平时，查表电压输出电压与时间呈线性关系，Vfix为高电平时，输出电压为0。借助这两个锯齿波电压，可以完成后续的查表电路的查表功能。图9所示高电平查表电压产生电路214，低电平的查表电压产生电路216完全可以套用该电路，只要将输入VFIX_P和VFIX_N信号上下颠倒即可。该电路214的功能主要通过ADS系统的理想电流源2141、开关2142、2143、电容2144、电阻2145和限幅器2146来实现，输入为Vfix_p和Vfix_n，这两个信号对应的是Vfix信号和Vfix的反相信号，输出为Vctr1，节点2147的初始电压设置为0。该电路的工作原理是，当输入Vfix_p的电压小于0.49V时，开关2142的电阻为1G欧姆，呈现断开状态，而开关2143的电阻为1m欧姆，呈现导通状态，电容2144通过开关2143进行放电。当输入Vfix_p的电压大于0.5V时，开关2142的电阻为1m欧姆，呈现导通状态，而开关2143的电阻为1G欧姆，呈现断开状态，理想电流源2141通过开关2142对电容2144进行充电。电容的电压电流公式为U=1C∫idt,]]>U为电压，C为电容容值，i为电流。理想电流源2141的电流保持不变，所以当充电时，电容2144的电压随时间递增而递增，当放电的时候，电路呈短路状态，电容2144的电量很快就放空，因此电压很快就降为0。图10示出了高电平查表电压电路214的输入信号Vfix_p与经过限幅器2146限幅后的输出信号Vctrl的波形对比。可以看到，输出信号Vctr1的波形是一种锯齿波，其电压大小受到限制。查表电压及限幅器电压由前述的读取转换装置100中的查表电压计算装置116根据IBIS模型的上升/下降沿速率数据表所包含的时间电压信息确定。限幅器2146将查表电压限制在一定范围内可以确保该电压不会超出数据表的范围，保证查表的正确性。K/V查表电路，包括上升沿K1/V查表电路218、上升沿K2/V查表电路220，分别与高电平查表电压产生电路214相连，以高电平查表电压作为端接电压，用于访问上升沿K1/V表和K2/V表，并输出上升沿的K1和K2；还包括下降沿K1/V查表电路224以及下降沿K2/V查表电路226，分别与低电平查表电压产生电路216相连，以低电平查表电压作为端接电压，用于访问下降沿K1/V表和K2/V表，并输出下降沿的K1和K2。由于同时存在上升沿和下降沿的K1、K2，因此需要按照控制信号Vin的要求进行切换，输出合理的K1、K2。当Vin信号由低变高时，电路需要从下降沿K1、K2切换到上升沿K1、K2；当Vin信号由高变低时，电路需要从上升沿K1、K2切换到下降沿K1、K2。该切换功能是借助一个开关电路128来实现的。开关电路228分别与上升沿K1/V查表电路218、上升沿K2/V查表电路220、下降沿K1/V查表电路224以及下降沿K2/V查表电路226相连，其作用是，当Vfix_p为高电平时，开关切换到上升沿K1、K2通道，即上升沿K1/V和K2/V查表电路的输出通道，输出上升沿K1或K2；当Vfix_p为低电平时，开关切换到下降沿K1、K2通道，输出下降沿K1或K2。这样可以保证在对应的时刻有正确的K1、K2分量，即下降沿K1/V和K2/V查表电路的输出通道。图11所示为开关电路228的原理图。该电路的功能主要通过ADS系统的变量元件2281和SDD4P元件2282来实现。如图所示，当Vfix_p电压小于0.5时，K1、K2取下降沿的开关系数Kup2，当Vfix_p电压大于等于0.5时，此时默认为高电平时刻。变量元件2281中变量设置为i(v1＜0.5)then_v2else_v3endif，在SDD4P元件2282的端口1处连接为Vfix_p信号，在端口2处连接下降沿的开关系数Kup2，对应1∶1电压分量，在端口3处连接上升沿的开关系数Kup1，对应1∶1电压分量，在端口4的电流分量I[4，0]＝k/50，并接50欧姆的负载2283。这个特殊的开关电路228就能完成上升沿K1与K2和下降沿K1与K2的切换，在端口4得到最终的开关系数Kup包括切换后的K1或K2。上拉和下拉V/I查表电路234、236随模拟的器件连接负载不同而具备不同的端接电压，用于为器件的上拉/下拉模块调用CITI格式的数据文件上拉/下拉V/I表，提供上拉/下拉输出电流，模拟器件的上拉/下拉V/I特性。电源箝位V/I查表电路238和接地箝位V/I查表电路240，分别与电源和接地相连，用于调用CITI格式的数据文件电源箝位V/I表和接地箝位V/I表，模拟器件的电源和接地箝位V/I特性。乘法器，包括第一乘法器230，与开关电路228和上拉V/I查表电路234相连，用于将上拉开关系数K1与上拉输出电流相乘，输出器件的上拉模块在不同端接电压和控制信号下在任一时间的输出电流。并包括第二乘法器232，与开关电路228和上拉V/I查表电路236相连，用于将下拉开关系数K2与下拉输出电流相乘，输出器件的下拉模块在不同端接电压和控制信号下在任一时间的输出电流。这两个乘法器230和232根据开关电路228输出的K1或K2选择性地工作，从而使输出信号能够模拟与所述IBIS模型相应的器件的边沿特性。IBIS模型中的上拉/下拉V/I、电源/接地箝位V/I、结电容和封装寄生参数(寄生电感、寄生电阻和寄生电容)的实现方法是和现有的技术是一致的。其中结电容Cc、寄生电感Lp、寄生电阻Rp和寄生电容Cp分别是利用ADS的原理图所示的原理直接调用电容、电感和电阻来实现的，其电容值、电阻值和电感值可以采用IBIS模型中规定的数值。上面提到的查表电路分别包括两个ADS系统自带的元件，一个是SDD2P元件，另一个是DAC(DataAccessComponent)元件。通过这两个元件的作用实现对CITI格式的数据表的查表功能，具体可以参照图3。再回到图4。调用装置200在调用模型信息时，通过一个索引装置300提供索引，从而迅速得到要调用的信息。索引装置300包括索引文件存储装置310，用于存储前述的索引文件产生装置150产生的索引文件，以及数据访问元件320，用于访问所述索引文件，读取其中的CITI数据文件的文件名以及所述结电容和封装寄生参数，并送至各种查表电路。数据访问元件320具体可采用ADS系统中自带的DAC元件，作为访问MDF索引文件的控制入口，MDF索引文件存放在索引文件存储装置310中。查表电路根据获得的CITI数据文件的文件名就可以直接访问调用相应的CITI数据文件。下面以寄生电阻Rp和上拉V/I查表电路234为例，说明模型数据调用装置200通过模型数据索引装置300实现数据调用的方式。模型数据调用装置200的电路中无源元件的参数应正确设置，对封装的寄生电阻Rp来说，R＝file{DAC1，″RP″}，其中DAC1为索引MDF文件的数据访问元件320，RP为MDF文件中寄生电阻对应的变量名。对于其它的无源元件也可采用相似的方式。查表电路的DAC元件的设置，以上拉V/I查表电路234为例，DAC元件2341的设置为，File＝file{DAC1，″VT_PULLUP″}，其中DAC1为索引MDF文件的数据访问元件320，VT_PULLUP为查表电路234在MDF文件中的名称对应的变量名。对于其它的查表电路也可采用相以的方式。寄生电阻RP向索引装置的数据访问元件320发出调用命令，数据访问元件320访问索引文件存储装置310中MDF索引文件，从中读取寄生电阻RP的值，然后用该值为寄生电阻Rp赋值。上拉V/I查表电路234调用上拉V/I数据表时，电路中的DAC元件2341向索引装置中数据访问元件320发出调用命令，DAC元件访问MDF索引文件，将对应的CITI数据文件上拉V/I表的文件名发送到DAC元件2341，DAC元件2341根据该文件名访问上拉V/I表，按照其端接电压调用相应的输出电流。对于其他的查表电路也采用相似的方式。可以看到，调用装置200的无源元件或查表电路与索引装置300的数据访问元件320及索引文件存储装置310中的MDF索引文件之间形成一个三级链接结构。图12中示出了这种三级链接结构，其中，数据访问元件320的各项参数设置如下File＝MDF索引文件名，可以定义为IBIS文件名_模型名称_all.mdf，Type＝Discrete，InterpMode＝IndexLookup，iVall的值可以在0，1，2之间改变，分别对应TYP、MIN、MAX三种仿真模式。通过这样的三级链接，能够自动实现对相关的CITI文件、结电容、封装寄生参数和限幅器电压的访问，同样也能实现对典型值，最大值和最小值模式之间的切换。图13为读取转换IBIS模型数据的流程图。该流程包括如下步骤打开步骤S401，打开器件的IBIS模型文件。上升/下降沿速率数据转换步骤S410，通过上升/下降沿速率数据转换装置110，访问所述IBIS模型文件中的所述上升/下降沿速率数据表和上拉/下拉V/I数据表，将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2，具体包括读取步骤S411，通过上升/下降沿速率读取装置111，访问所述器件的IBIS模型文件中的上升/下降沿速率数据表，从中读取所述器件的上升/下降沿的电压V与时间的对应关系，通过上拉/下拉V/I读取装置112，访问所述器件的IBIS模型中的上拉/下拉V/I数据表，从中读取所述器件的上拉/下拉模块的电压V与电流I的对应关系；开关系数计算步骤S412，通过开关系数计算装置113，根据所述器件的上升/下降沿的电压V与时间的对应关系以及所述器件的上拉/下拉模块的电压V与电流I的对应关系，计算出所述器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，根据所述器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2；查表电压计算步骤S415，利用查表电压计算装置116，根据所述上升/下降沿的电压V与时间的对应关系，按照所述IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围。组合步骤S413，利用组合装置114，将K1、K2与查表电压计算装置116计算的查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V；以及CITI文件产生步骤S414，利用CITI文件产生装置115，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表；上拉/下拉V/I数据转换步骤S420，通过上拉/下拉V/I数据转换装置120，将IBIS模型中的上拉/下拉V/I数据表转换为CITI格式。具体包括读取步骤S421，访问IBIS模型中上拉/下拉V/I数据表；以及转换步骤S422，将读取的数据转换为CITI数据文件上拉/下拉V/I表。以及电源/接地箝位V/I数据转换步骤S430，通过电源/接地箝位V/I数据转换装置130，将IBIS模型中电源/箝位V/I数据表转换为CITI格式。具体包括读取步骤S431，访问IBIS模型中的电源/接地箝位V/I数据表；以及转换步骤S432，将读取的数据转换为CITI数据文件电源/接地箝位V/I表。无源元件参数读取步骤S440，通过无源元件参数读取装置140，访问IBIS模型，读取其中的结电容和封装寄生参数。在上述上升/下降沿速率数据转换步骤S410中，由于上升沿和下降沿的上拉开关系数K1是不同的，需要分开存放，下拉开关系数K2也是如此，因此需要存放4个CITI数据文件。在上拉/下拉V/I数据转换步骤420中，需要存放上拉V/I和下拉V/I两个CITI数据文件。在电源/接地箝位V/I数据转换步骤430中，需要存放电源箝位V/I和接地箝位V/I两个CITI数据文件。因此对于一种模式而言，需要8个CITI数据文件存放不同的数据表，IBIS模型包含了三种模式，典型值、最大值和最小值，总共有24个CITI数据文件。对于结电容和封装寄生参数而言，三种模式将有12个器件参数。这样，通过软件处理，一个IBIS模型将自动产生24个CITI数据文件和12个器件参数。继续参见图12，为了自动实现各个元件对这24个CITI数据文件的自动索引和12个无源参数的自动调用，还需产生一个MDF索引文件，IBIS文件名_模型名称_all.mdf。这通过索相文件产生步骤S450实现。索引文件产生步骤S450，通过索引文件产生装置150，产生一个MDF索引文件，MDF索引文件内包含有索引数据，这些索引数据包括CITI数据文件的文件名以及结电容和封装寄生参数，还包括在查表电压计算步骤S415中由查表电压计算装置116产生的限幅器电压范围。写入MDF索引文件中的数据按列进行排放。不同的行代表TYP(典型)、MIN(最小)和MAX(最大)模式相关的数据。通过以上步骤，可以利用软件程序完成对器件的IBIS模型的数据自动处理。图14为调用转换后的模型数据的流程图。调用步骤具体包括如下步骤。输入步骤S510，通过输入装置210，提供一个控制信号；整形步骤S520，通过整形电路212，接收所述控制信号，并对其进行边沿整形，以作为仿真所需的触发信号；查表电压产生步骤S530，通过查表电压产生电路，接收整形后的控制信号，并产生查表电压，所述查表电压产生电路包括高电平查表电压产生电路214和低电平查表电压产生电路216，分别产生一高电平查表电压和一低电平查表电压；K/V查表步骤S540，通过K/V查表电路118、120、124和126，以查表电压作为端接电压，访问所述上升沿和下降沿的K1/V表和K2/V表，并输出上升沿和下降沿的K1和K2；开关步骤S550，通过开关电路228，接收所述查表电路118、120、124和126输出的上升沿和下降沿的K1和K2，当VIN信号由低变高时，输出上升沿K1或K2，当VIN信号由高变低时，输出下降沿K1或K2；上拉/下拉V/I查表步骤S560，通过上拉和下拉V/I查表电路234、236，为器件的上拉模块调用CITI格式的数据文件上拉V/I表，为器件的下拉模块调用CITI格式的数据文件下拉V/I表，所述上拉/下拉V/I查表电路按照所述器件的模拟连接方式不同而具备的不同端接电压，从而提供上拉/下拉输出电流；乘法运算步骤S570，利用第一乘法器230将上拉开关系数K1与上拉输出电流相乘，或利用第二乘法器232将下拉开关系数K2与下拉输出电流相乘，输出所述器件在不同端接电压下在任一时间的控制信号的电压和电流，以模拟与所述IBIS模型相应的器件的边沿特性。电源/接地箝位V/I查表步骤S580，分别利用电源箝位V/I查表电路238和接地箝位V/I查表电路240，调用CITI格式的数据文件电源箝位V/I表和接地箝位V/I表，模拟器件的电源和接地箝位V/I特性。无源元件参数调用步骤S590，通过调用MDF文件中的结电容和封装寄生参数值，模拟器件的相应参数。通过以上步骤，可以利用软件程序完成对器件的IBIS模型的数据自动调用，从而实现器件仿真。通过以上所述的技术方案，本发明实现了对IBIS模型中上升/下降沿速率信息的调用，能够准确地模拟器件的信号边沿特性，实现了对IBIS模型五部分参数的完整调用，从而可以获得准确可靠的电路仿真效果。利用本发明的方法处理流程，可以通过软件自动处理器件IBIS模型中的信息，产生相应的CITI数据文件和索引文件。通过对文件的调用，可以实现系统对CITI文件的自动索引和无源参数的自动调用，从而简化了系统调用IBIS模型信息的工作量，提高了工作效率。文中所述的IBIS模型皆为输出模型，对于输入模型而言，实现更为简单，因为输入模型只包含了电源/接地箝位V/I数据表信息以及结电容和封装寄生参数信息，完全可以借鉴输出模型的调用方法。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。权利要求1.读取转换器件IBIS模型中的上升/下降沿速率信息的方法，其特征在于，包括读取步骤，访问所述IBIS模型文件中的上升/下降沿速率数据表和上拉/下拉V/I数据表，转换步骤，将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2。2.根据权利要求1所述的方法，其特征在于所述读取步骤包括上升/下降沿速率读取步骤，通过上升/下降沿速率读取装置，访问所述IBIS模型文件中的上升/下降沿速率数据表，从中读取所述器件的上升/下降沿的电压V与时间的对应关系，上拉/下拉V/I读取步骤，通过上拉/下拉V/I读取装置，访问所述IBIS模型中的上拉/下拉V/I数据表，从中读取所述器件的上拉/下拉模块的电压V与电流I的对应关系；所述转换步骤包括上升/下降沿速率数据转换步骤，通过上升/下降沿速率数据转换装置，根据所述上升/下降沿的电压V与时间的对应关系以及所述器件的上拉/下拉模块的电压V与电流I的对应关系，计算出所述器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，并根据所述器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2，查表电压计算步骤，通过查表电压计算装置，根据所述上升/下降沿的电压V与时间的对应关系，按照所述IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围，组合步骤，通过组合装置，将K1、K2与所述查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V，以及CITI文件产生步骤，通过CITI文件产生装置，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。3.高速电路仿真方法，通过调用器件的IBIS模型信息，实现对所述器件的模拟，所述方法包括读取转换步骤和调用步骤，其特征在于，所述读取转换步骤包括上升/下降沿速率，其包括读取步骤，用于访问所述IBIS模型文件中的上升/下降沿速率数据表和上拉/下拉V/I数据表，转换步骤，用于将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2，所述调用步骤可以通过调用所述上拉开关系数K1和下拉开关系数K2，实现对所述器件边沿特性的模拟。4.根据权利要求3所述的方法，其特征在于所述读取步骤包括上升/下降沿速率读取步骤，通过上升/下降沿速率读取装置，访问所述IBIS模型文件中的上升/下降沿速率数据表，从中读取所述器件的上升/下降沿的电压V与时间的对应关系，上拉/下拉V/I读取步骤，通过上拉/下拉V/I读取装置，访问所述IBIS模型中的上拉/下拉V/I数据表，从中读取所述器件的上拉/下拉模块的电压V与电流I的对应关系；所述转换步骤包括上升/下降沿速率数据转换步骤，通过上升/下降沿速率数据转换装置，根据所述上升/下降沿的电压V与时间的对应关系以及所述器件的上拉/下拉模块的电压V与电流I的对应关系，计算出所述器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，并根据所述器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2，查表电压计算步骤，通过查表电压计算装置，根据所述上升/下降沿的电压V与时间的对应关系，按照所述IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围，组合步骤，通过组合装置，将K1、K2与所述查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V，以及CITI文件产生步骤，通过CITI文件产生装置，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。5.根据权利要求4所述的方法，其特征在于，所述读取转换步骤还包括上拉/下拉V/I数据转换步骤，访问所述IBIS模型中上拉/下拉V/I数据表，并将其转换为CITI数据文件上拉/下拉V/I表，以及电源/接地箝位V/I数据转换步骤，访问IBIS模型中的电源/接地箝位V/I数据表，并将其转换为CITI数据文件电源/接地箝位V/I表，所述调用步骤调用所述CITI数据文件，并调用所述IBIS模型中的结电容和封装寄生参数信息。6.根据权利要求5所述的方法，其特征在于，所述调用步骤包括输入步骤，通过输入装置，提供一个控制信号；整形步骤，通过整形电路，接收所述控制信号，并对其进行边沿整形，以作为仿真所需的触发信号；查表电压产生步骤，通过查表电压产生电路，接收整形后的控制信号，并产生查表电压；K/V查表步骤，通过K/V查表电路，以所述查表电压作为端接电压，访问所述上升沿和下降沿的K1/V表和K2/V表，并输出上升沿和下降沿的K1和K2；开关步骤，通过开关电路，接收所述查表电路输出的上升沿和下降沿的K1和K2，当VIN信号由低变高时，输出上升沿K1或K2，当VIN信号由高变低时，输出下降沿K1或K2；上拉/下拉V/I查表步骤，通过上拉/下拉V/I查表电路，为所述器件的上拉/下拉模块调用CITI格式的数据文件上拉/下拉V/I表，所述上拉/下拉V/I查表电路按照所述器件的模拟连接负载不同而产生不同的端接电压，从而提供相应的上拉/下拉输出电流；以及乘法运算步骤，将所述上拉开关系数K1与所述上拉输出电流相乘，或将所述下拉开关系数K2与所述下拉输出电流相乘，模拟所述器件在不同端接电压和控制信号下在任一时刻的输出电流，以模拟与所述IBIS模型相应的器件的边沿特性。7.根据权利要求3-6中任一项所述的方法，其特征在于，所述读取转换步骤还包括索引文件产生步骤，产生索引文件，所述索引文件内包含有索引数据，所述方法还包括索引步骤，用于接收所述调用装置的调用命令，访问所述索引文件，并向所述调用装置提供所述索引数据。8.高速电路仿真系统，通过调用器件的IBIS模型信息，实现所述器件的模拟，所述系统包括读取转换装置和调用装置，其特征在于，所述读取转换装置包括上升/下降沿速率数据转换装置，用于访问所述IBIS模型文件中的所述上升/下降沿速率数据表和上拉/下拉V/I数据表，将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2，从而所述调用装置可以通过调用所述上拉开关系数K1和下拉开关系数K2，实现对所述器件边沿特性的模拟。9.根据权利要求8所述的系统，其特征在于，所述上升/下降沿速率数据转换装置包括上升/下降沿速率读取装置，用于访问所述器件的IBIS模型文件中的上升/下降沿速率数据表，从中读取所述器件的上升/下降沿的电压V与时间的对应关系；上拉/下拉V/I读取装置，用于访问所述器件的IBIS模型中的上拉/下拉V/I数据表，从中读取所述器件的上拉/下拉模块的电压V与电流I的对应关系；开关系数计算装置，分别与所述上升/下降沿速率读取装置和所述上拉/下拉V/I读取装置相连，用于根据所述器件的上升/下降沿的电压V与时间的对应关系以及所述器件的上拉/下拉模块的电压V与电流I的对应关系，计算出所述器件的上拉/下拉模块在上升/下降沿的各时间点的电流I，根据所述器件的上拉/下拉模块的饱和电流，分别计算出器件的上拉/下拉模块在上升/下降沿的各个时间点的上拉开关系数K1和下拉开关系数K2；查表电压计算装置，与所述上升/下降沿速率数据读取装置相连，根据所述上升/下降沿的电压V与时间的对应关系，按照所述IBIS模型的时间信息，计算出查表电压V，并确定一个限幅器电压范围；组合装置，与所述开关系数计算装置和所述查表电压计算装置相连，用于将K1、K2与所述查表电压V进行组合，得到上升沿K1/V、K2/V和下降沿K1/V、K2/V；以及CITI文件产生装置，与组合装置相连，按照CITI格式要求，将上升沿和下降沿的K1/V和K2/V分别存储为CITI数据文件上升沿和下降沿的K1/V表和K2/V表。10.根据权利要求9所述的系统，其特征在于，所述上升/下降沿速率数据转换装置用于将所述IBIS模型中的上升/下降沿速率数据表转换为CITI数据文件上升沿和下降沿的K1/V表和K2/V表，所述模型数据调用装置包括输入装置，用于提供一个控制信号；整形电路，与所述输入装置相连，用于接收所述控制信号，并对其进行边沿整形，以作为仿真所需的触发信号；查表电压产生电路，与所述整形电路相连，用于接收整形后的控制信号，并产生查表电压；K/V查表电路，与所述查表电压产生电路相连，以所述查表电压作为端接电压，用于访问所述上升沿和下降沿的K1/V表和K2/V表，并输出上升沿和下降沿的K1和K2；开关电路，与所述K/V查表电路相连，用于接收所述查表电路输出的上升沿和下降沿的K1和K2，当VIN信号由低变高时，输出上升沿K1或K2，当VIN信号由高变低时，输出下降沿K1或K2；上拉/下拉V/I查表电路，随所述器件的模拟连接负载不同而具备不同的端接电压，用于为所述器件的上拉/下拉模块调用CITI格式的数据文件上拉/下拉V/I表，提供上拉/下拉输出电流；以及乘法器，与所述开关电路和所述V/I查表电路相连，用于将所述上拉开关系数K1与所述上拉输出电流相乘，或将所述下拉开关系数K2与所述下拉输出电流相乘，模拟所述器件在不同端接电压和控制信号下在任一时刻的输出电流，以模拟与所述IBIS模型相应的器件的边沿特性。全文摘要本发明公开了一种读取转换器件IBIS模型中的上升/下降沿速率信息的方法，包括读取步骤，访问所述IBIS模型文件中的上升/下降沿速率数据表和上拉/下拉V/I数据表，转换步骤，将上升/下降沿速率信息转换为上升/下降沿各时间点的上拉开关系数K1和下拉开关系数K2。本发明还公开了一种高速电路仿真系统及其实现方法，通过调用所述上拉开关系数K1和下拉开关系数K2，实现对所述器件边沿特性的模拟，本发明能使高速电路的仿真结果准确可靠，方便快捷。文档编号G06F17/50GK1808445SQ20051003295公开日2006年7月26日申请日期2005年1月21日优先权日2005年1月21日发明者黄春行申请人:华为技术有限公司