专利名称：计算机系统状态监控电路的制作方法
技术领域：
本发明是关于一种计算机系统状态监控(WATCH DOG)电路。
背景技术：
计算机系统状态监控(WATCH DOG)又被称为看门狗或加密狗，有电路和软件两种，其主要功能是监控，当某事件发生时即执行制定的工作，计算机的系统看门狗能够在系统死机时对系统产生重新启动信号。首先用户可以设置一个看门狗重启时间，例如15秒，用户必须每15秒内刷新一次看门狗(用驻留程序实现)，如果系统死机，则驻留程序无法刷新看门狗，于是产生重新启动信号，重新启动系统。
系统管理总线(System Management Bus，SMBUS)标准由INTEL公司于1995年发布，它以PHILIPS公司的I2C(Inter-IC)总线为基础，面向于“不同系统组成芯片与系统其它部分间的通讯”。SMBUS上仅有两条信号线SMBCLK与SMBDATA，主要是为了在系统上较慢速的装置及电源管理装置之间的沟通使用，使系统可取得这些装置的制造厂商、型号、一些控制信息、错误讯息及状态，不同的装置都接在同一SMBUS上。
在计算机系统运行时，SMBUS会通过所述两条信号线SMBCLK与SMBDATA输出数据信号，当系统死机时该信号就会停止输出，而此时就需要一计算机系统状态监控电路对此做出响应，产生一重新启动信号来使系统恢复工作。
发明内容鉴于以上内容，有必要提供一种计算机系统状态监控电路。
一种计算机系统状态监控电路，其包括一数据转换芯片，可与一系统管理总线连接，以获取所述系统管理总线输出的一数据信号，并将所述数据信号进行串/并转换；一计数器，与所述信号转换电路及一南桥芯片连接，可接收所述信号转换电路输出的数据，将所述接收数据置入计数器中作为预置数进行计数，并在计数完成时输出一重新启动信号；一时钟发生电路，与所述计数器电路连接，为所述计数器电路提供工作时钟；一第一电源，分别与所述数据转换芯片和计数器连接；及一第二电源，与所述时钟发生电路连接。
上述计算机系统状态监控电路可监控SMBUS输出的数据信号，在死机时SMBUS停止输出一段时间后产生一重新启动信号，使系统重新启动恢复工作。
下面参照附图结合具体实施方式
对本发明作进一步的说明。
图1是本发明计算机系统状态监控电路较佳实施方式的电路框图。
图2是本发明计算机系统状态监控电路较佳实施方式的电路图。
具体实施方式参考图1，是本发明计算机系统状态监控电路较佳实施方式的电路框图，所述计算机系统状态监控电路1包括一数据转换芯片10、一计数器12、一时钟发生电路14、一第一电源16及一第二电源18。所述数据转换芯片10与一系统管理总线100连接，获取所述系统管理总线100输出的一数据信号，并将所述数据信号进行串/并转换后输出到所述计数器12中。所述计数器12为一减法计数器，其将从所述数据转换芯片10接收的数据作为预置数进行计数，其工作时钟由所述时钟发生器14提供。所述第一电源16分别与所述数据转换芯片10和计数器12连接，所述第二电源18与所述时钟发生电路14连接。
参考图2，是本发明计算机系统状态监控电路较佳实施方式的电路图。所述第一电源16为一5V电源，所述第二电源18为一3.3V电源。
所述数据转换芯片10为一PCF8574芯片，其包括两根输入引脚SCL和SDA、一电源引脚VCC、一接地引脚GND、三根状态引脚A0～A2、四根输出引脚P0～P3及一控制引脚P4，所述输入引脚SCL和SDA分别与所述系统管理总线100的对应信号线SMBCLK与SMBDATA连接以获取一数据信号，所述电源引脚VCC与所述第一电源16连接，所述接地引脚GND接地，所述状态引脚A0和A1接地，所述状态引脚A2与所述第一电源16连接。
所述计数器12为一减法计数器，其包括四根输入引脚D0～D3、一输出引脚Q3、一状态控制引脚PE、一电源引脚VCC、一接地引脚GND、一时钟输入引脚CP及三根输入控制引脚CEP、CET和MR，所述输入引脚D0～D3分别与所述数据转换芯片10的输出引脚P0～P3对应连接，所述电源引脚VCC与所述第一电源16连接，所述接地引脚GND接地，所述输入控制引脚CEP、CET和MR分别与所述第一电源16连接，所述状态控制引脚PE与所述数据转换芯片10的控制引脚P4连接，以获取一工作指示信号，所述输出引脚Q3与所述南桥芯片连接，以传输重新启动信号RESET_SIGNAL。
所述时钟发生电路14包括一施密特触发器20、一电容32及两电阻28和30。所述施密特触发器20包括一输入引脚21、一输出引脚22、一电源引脚24及一接地引脚26，所述输入引脚21依次通过所述电阻28和30后与所述输出引脚22连接，所述输入引脚21还通过所述电容32与所述接地引脚26连接，所述电源引脚24与所述第二电源18连接，所述接地引脚26接地，所述输出引脚22与所述计数器12的时钟输入引脚CP连接。
所述时钟发生电路14产生的时钟周期受电阻28和30的阻值、电容32的容值、第二电源18电压值以及施密特触发器20芯片规格等因素影响，在本实施方式中所述时钟发生电路14的电容32的容值C为10uF，所述电阻28和30的阻值R1和R2均为52.2KΩ，Vthl为施密特触发器20的低跳变高的输入门限电压，Vthh为施密特触发器20的高跳变低的输入门限电压，本实施方式中所用施密特触发器20为一14106B芯片，其Vthl为1.25V，Vthh为1.9V，根据施密特触发器20与RC充电回路产生方波的原理T＝RCLn{[(Vcc-Vthl)*Vthh]/[(Vcc-Vthh)/Vthl]}其中R＝R1+R2，Vcc为3.3V，因此时钟发生电路14产生的时钟周期T约为900mS。
由此可知计数器12的最大记数时间约为24*900mS＝15S，即在计数器12的输入引脚D0～D3停止刷新数据后约15秒，所述计数器12将预置数减至零，随即所述计数器12在所述输出引脚Q3产生一重新启动信号RESET_SIGNAL至南桥芯片，使系统重新启动。
上述计算机系统状态监控电路1开始工作后，随即开始监控系统管理总线100输出的数据信号，当系统死机时系统管理总线100停止输出后约15秒，所述计算机系统状态监控电路1即产生一重新启动信号RESET_SIGNAL至南桥芯片，使系统重新启动恢复工作。
权利要求
1.一种计算机系统状态监控电路，其特征在于所述计算机系统状态监控电路包括一数据转换芯片，可与一系统管理总线连接，以获取所述系统管理总线输出的一数据信号，并将所述数据信号进行串/并转换；一计数器，与所述信号转换电路及一南桥芯片连接，可接收所述信号转换电路输出的数据，将所述接收数据置入计数器中作为预置数进行计数，并在计数完成时输出一重新启动信号；一时钟发生电路，与所述计数器连接，为所述计数器提供工作时钟；一第一电源，分别与所述数据转换芯片和计数器连接；及一第二电源，与所述时钟发生电路连接。
2.如权利要求1所述的计算机系统状态监控电路，其特征在于所述数据转换芯片包括两根输入引脚、一控制引脚及若干输出引脚，所述计数器包括若干输入引脚、一输出引脚、一状态控制引脚、一时钟输入引脚及若干输入控制引脚，所述数据转换芯片的两根输入引脚与所述系统管理总线连接，所述数据转换芯片的输出引脚分别与所述计数器的输入引脚对应连接，所述计数器的输出引脚与所述南桥芯片连接，所述计数器的输入控制引脚与所述第一电源连接，所述计数器的时钟输入引脚与所述时钟发生电路连接，所述计数器的状态控制引脚与所述数据转换芯片的控制引脚连接。
3.如权利要求2所述的计算机系统状态监控电路，其特征在于所述数据转换芯片还包括一电源引脚及一接地引脚，所述计数器还包括一电源引脚及一接地引脚，所述数据转换芯片的电源引脚及所述计数器的电源引脚均与所述第一电源连接，所述数据转换芯片的接地引脚及所述计数器的接地引脚均接地。
4.如权利要求2所述的计算机系统状态监控电路，其特征在于所述数据转换芯片还包括三根状态设定引脚，其中第一及第二根状态设定引脚接地，第三根状态设定引脚与所述第一电源连接。
5.如权利要求2所述的计算机系统状态监控电路，其特征在于所述数据转换芯片为一PCF8574芯片。
6.如权利要求2所述的计算机系统状态监控电路，其特征在于所述计数器为一减法计数器，当计数器将预置数减为零时，所述计数器的输出引脚输出所述重新启动信号。
7.如权利要求1所述的计算机系统状态监控电路，其特征在于所述时钟发生电路包括一施密特触发器、一电容及两个电阻，所述施密特触发器包括一输入引脚及一输出引脚，所述施密特触发器的输入引脚依次通过所述两个电阻与所述输出引脚连接，所述施密特触发器的输入引脚还通过所述电容接地，所述施密特触发器的输出引脚与所述计数器连接。
8.如权利要求7所述的计算机系统状态监控电路，其特征在于所述施密特触发器还包括一电源引脚及一接地引脚，所述电源引脚与所述第二电源连接，所述接地引脚接地。
9.如权利要求7所述的计算机系统状态监控电路，其特征在于所述时钟发生电路的施密特触发器为一14106B芯片，所述两个电阻的阻值均为52.2KΩ，所述电容的容值为10uF。
10.如权利要求1所述的计算机系统状态监控电路，其特征在于所述第一电源为一5V电源，所述第二电源为一3.3V电源。
全文摘要
一种计算机系统状态监控电路，其包括一数据转换芯片、一计数器、一时钟发生器、一第一电源及一第二电源。所述数据转换芯片与计算机系统管理总线连接，并将接收的数据信号进行串/并转换后输出，所述计数器与所述数据转换芯片连接，将所接收的数据作为预置数进行计数，并在计数完成时向一南桥芯片输出一重新启动信号，所述时钟发生电路与所述计数器连接，为计数器提供工作时钟，所述第一电源为所述数据转换芯片及计数器提供工作电压，所述第二电源为所述时钟发生器提供工作电压。上述计算机系统状态监控电路可监控系统管理总线输出的数据信号，当死机时系统管理总线停止输出一段时间后产生一重新启动信号，使系统重新启动恢复工作。
文档编号G06F11/00GK1932770SQ20051003735
公开日2007年3月21日 申请日期2005年9月16日 优先权日2005年9月16日
发明者王先明, 袁广东, 黄种棋, 赖秀昌 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司