专利名称：多地址空间异步计算等待响应指令的控制方法
技术领域：
本发明涉及用于多地址空间异步计算等待响应指令的控制方法。
背景技术：
计算密集应用领域常采用主机-加速器结构来提高计算效率，其中加速器又可包含异步计算模块以更好地对计算进行加速。在此类多地址空间异步计算应用中，需要经常对大规模块数据传输以及对长时间异步计算的进行就绪等待以及相应的响应处理。若采用普通的处理器来实现，则需要多条指令才能实现，比较繁复。
发明内容
本发明的目的在于针对现有技术的不足，提供一种多地址空间异步计算等待响应指令的控制方法。
本发明的多地址空间异步计算等待响应指令的控制方法，其步骤如下1)利用指令译码器对等待响应指令进行译码，得到就绪状态码；2)判断就绪信号是否有效；3)就绪信号有效时，保存现场；无效则继续步骤2)；4)根据就绪状态码，程序指针跳转到就绪响应程序入口处开始执行；5)恢复现场，继续执行该等待响应指令之后的指令。
本发明具有以下技术效果1.实现方法简单在普通处理器的体系结构中断机制的基础上，通过添加少量控制逻辑，即可实现该等待响应指令。
2.应用灵活采用一条等待响应指令替代传统应用中需要多条指令才能完成的工作。
图1是本发明的多地址空间异步计算等待响应指令的控制方法流程图；图2是本发明的多地址空间异步计算等待响应指令格式图；图3是在主机-加速器多地址空间异步计算中实现本发明的示意图。
具体实施例方式
下面结合附图详细说明本发明。
多地址空间异步计算等待响应指令的控制方法，其步骤流程如图1所示
1)利用指令译码器对等待响应指令进行译码，得到就绪状态码；2)判断就绪信号是否有效；3)就绪信号有效时，保存现场；无效则继续步骤2)；4)根据就绪状态码，程序指针跳转到就绪响应程序入口处开始执行；5)恢复现场，继续执行该等待响应指令之后的指令。
这里，所说的等待响应指令长度为32位(如图2所示)，指令域包括操作码域、预留域和就绪状态码域。其中指令的第0位至第15位用于存放响应程序入口地址的就绪状态码；指令的第16位至第26位是预留扩充指令的预留域，指令的第27位至第31位是标志等待响应指令的操作码域。
参见图3，本发明的等待响应指令由置于加速器架构里的协处理器10控制实现。
以协处理器10控制异步计算单元13从分布存储器12读取数据进行计算，并在计算完成之后将计算结果数据存入分布存储器12为例。当协处理器10完成从分布存储器12读取数据输出给异步计算单元13这一操作后，立即执行本发明的等待响应指令，译码得到该指令的就绪状态码，同时进入等待状态，等待来自异步计算单元13的就绪信号Rdy。当异步计算单元13完成计算，将就绪信号置为有效。此时协处理器10接收到有效的就绪信号Rdy，首先保存现场，然后根据就绪状态码把程序指针跳转到相应的就绪状态相应服务入口，即把异步计算单元13的计算结果写到分布存储器12中。完成这一写结果步骤之后，协处理器10恢复现场，继续执行该等待响应指令的后续指令。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
权利要求
1.多地址空间异步计算等待响应指令的控制方法，其特征是步骤如下1)利用指令译码器对等待响应指令进行译码，得到就绪状态码；2)判断就绪信号是否有效；3)就绪信号有效时，保存现场；无效则继续步骤2)；4)根据就绪状态码，程序指针跳转到就绪响应程序入口处开始执行；5)恢复现场，继续执行该等待响应指令之后的指令。
2.根据权利要求1所述的多地址空间异步计算等待响应指令的控制方法，其特征在于，所说的等待响应指令长度为32位，其中指令的第0位至第15位用于存放响应程序入口地址的就绪状态码；指令的第16位至第26位是预留扩充指令的预留域，指令的第27位至第31位是标志等待响应指令的操作码域。
全文摘要
本发明公开了多地址空间异步计算等待响应指令的控制方法，该方法步骤如下1)对指令译码得到就绪状态码；2)判断就绪信号是否有效；3)就绪信号有效时，保存现场；无效则继续步骤2；4)根据就绪状态码，程序指针跳转到就绪响应程序入口处开始执行；5)恢复现场，继续执行该等待响应指令之后的指令。本发明只需在普通处理器的体系结构中断机制的基础上添加少量控制逻辑，即可实现该等待响应指令；且可采用一条本发明的等待响应指令即替代传统应用中需要多条指令才能完成的工作。具有实现方法简单、应用灵活的特点。
文档编号G06F9/30GK1804791SQ20051006178
公开日2006年7月19日 申请日期2005年12月2日 优先权日2005年12月2日
发明者沈海斌, 季爱明 申请人:浙江大学