专利名称：兼容逻辑加密卡的非接触cpu卡的制作方法
技术领域：
本发明涉及一种兼容逻辑加密卡的非接触CPU卡。
背景技术：
随着信息化技术的发展，非接触IC卡的应用领域不断扩展，非接触IC卡的市场持有量不断增加，特别是在公共交通卡、校园卡、网吧卡等领域，其应用的卡片和系统数量非常客观，而且还在继续保持扩展的势头。目前，在市场上，该类卡片主要采用两种不同结构和功能的卡片芯片，一种是带逻辑加密功能的非接触逻辑加密卡芯片，另一种是非接触CPU卡芯片，由于逻辑加密卡芯片的成本较低，故目前主要应用采用的是非接触逻辑加密卡芯片。
上述卡片主要使用带安全加密功能的逻辑加密卡芯片，卡片主要使用兼容目前市场上广泛使用的ISO14443标准产品的1K容量和4K容量的逻辑加密卡芯片，同时在上海和无锡等地采用了兼容上海地方标准的1K容量和4K容量的逻辑加密卡芯片。由于逻辑加密卡的特性造成该卡片在安全性和多应用扩展性上有较大的局限性，随着非接触卡的应用日益深入，用户对于卡片安全性的考虑日益上升，同时CPU卡的多领域，跨地区应用上具有优势，各地用户均提出准备采用非接触CPU卡来替代原逻辑加密卡的应用，包括建设部的标准中也推荐采用非接触CPU卡来替代原逻辑加密卡，但是该替代方案存在原来系统改造和过渡的问题无法一下解决。
发明内容
本发明提供的一种兼容逻辑加密卡的非接触CPU卡，解决了已经被广泛应用的非接触逻辑加密卡的安全性问题，同时实现了从已经使用了非接触逻辑加密卡的系统无缝过渡到非接触CPU卡的应用。
为了达到上述目的，本发明提供了一种兼容逻辑加密卡的非接触CPU卡，其包含电路连接的一个非接触逻辑加密卡功能兼容电路，一个CPU卡电路和一个共同寻址访问非挥发性存储器；所述非接触逻辑加密卡功能兼容电路连接CPU卡电路和共同寻址访问非挥发性存储器，该电路能与目前市场上广泛应用的非接触逻辑加密卡芯片完全兼容；所述CPU卡电路连接非接触逻辑加密卡功能兼容电路和共同寻址访问非挥发性存储器，该电路包含相互电路连接的CPU核、程序存储器、非挥发性存储器、内部存储器和加密协处理模块；所述的CPU核和所述的加密协处理模块在CPU卡电路和读写器通信时，共同处理需要加解密处理通信的数据，以加快加解密的速度；所述的共同寻址访问非挥发性存储器电路连接非接触逻辑加密卡功能兼容电路和CPU卡电路，该存储器存放非接触逻辑加密卡功能兼容电路和CPU卡电路需要的共同使用的数据；所述的程序存储器中存放实现非接触CPU卡功能的程序，即片上操作系统(COS)，该COS程序为了安全性，在处理存放于共同寻址访问的非挥发性存储器中的关键信息时必须在CPU使用的非挥发性存储器中做备份或校验认证码，并且在使用该关键数据时做核对；所述的片上操作系统(COS)控制所述的CPU核进行工作；所述的内部存储器存放CPU核操作时暂时需要存放的数据，比如一些程序变量和通信缓存等；进一步，本发明提供的一种兼容逻辑加密卡的非接触CPU卡还可以包含一接触式卡接口，该接触式卡接口电路连接所述的CPU卡电路；由于一些应用需要标准的ISO7816接触卡的接口，采用所述的接触式卡接口就支持了双界面卡的应用；进一步，本发明提供的一种兼容逻辑加密卡的非接触CPU卡还可以包含一天线，该天线电路连接所述的非接触逻辑加密卡功能兼容电路，接收读写器信号；本发明提供的一种兼容逻辑加密卡的非接触CPU卡在进入非接触卡读写器的工作场强范围时，首先按逻辑加密卡的功能与读写器进行通信和操作，如果卡片接收了读写器发出特定的指令后，可以转化为非接触CPU卡的功能。
用户可以选择处于CPU卡操作模式的芯片是否可以回到逻辑加密卡的操作模式；用户可以采用重新加电的方式使卡片重新处于逻辑加密卡的操作模式。
本发明所提供的一种兼容逻辑加密卡的非接触CPU卡的实现方法及构造，不但没有使卡在CPU操作模式下的安全性下降，反而提高了逻辑加密卡应用时的安全性。
本发明所提供的一种兼容逻辑加密卡的非接触CPU卡的实现方法及构造，实现了从已经使用了非接触逻辑加密卡的系统无缝过渡到非接触CPU卡的应用，而且不会因为在CPU卡的基础上采用了兼容逻辑加密卡的功能而使该类型卡片的安全性下降，从而使芯片在安全性上达到了CPU卡的安全性能。
图1是本发明所提供的一种兼容逻辑加密卡的非接触CPU卡的结构示意图；图2是本发明所提供的一种兼容逻辑加密卡的非接触CPU卡的CPU卡结构示意图。
具体实施例方式
以下根据图1、图2来具体说明本发明提供的一种兼容逻辑加密卡的非接触CPU卡的最佳实施方式本发明提供了一种兼容逻辑加密卡的非接触CPU卡，其包含电路连接的一个非接触逻辑加密卡功能兼容电路(1)，一个CPU卡电路(2)和一个共同寻址访问非挥发性存储器(3)；所述非接触逻辑加密卡功能兼容电路(1)连接CPU卡电路(2)和共同寻址访问非挥发性存储器(3)，该电路能与目前市场上广泛应用的非接触逻辑加密卡芯片完全兼容；所述CPU卡电路(2)连接非接触逻辑加密卡功能兼容电路(1)和共同寻址访问非挥发性存储器(3)，该电路包含相互电路连接的CPU核(5)、程序存储器(6)、非挥发性存储器(9)、内部存储器(8)和加密协处理模块(7)；
所述的共同寻址访问非挥发性存储器(3)电路连接非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)，该存储器(3)存放非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)需要的共同使用的数据；所述的CPU核(5)和所述的加密协处理模块(7)在CPU卡电路和读写器通信时，共同处理需要加解密处理通信的数据，以加快加解密的速度；所述的共同寻址访问非挥发性存储器(3)电路连接非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)，该存储器(3)存放非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)需要的共同使用的数据；所述的程序存储器(6)中存放实现非接触CPU卡功能的程序，即片上操作系统(COS)，该COS程序为了安全性，在处理存放于共同寻址访问的非挥发性存储器(3)中的关键信息时必须在CPU使用的非挥发性存储器(9)中做备份或校验认证码，并且在使用该关键数据时做核对；所述的片上操作系统(COS)控制所述的CPU核(5)进行工作；所述的内部存储器(8)存放CPU核(5)操作时暂时需要存放的数据，比如一些程序变量和通信缓存等；进一步，本发明提供的一种兼容逻辑加密卡的非接触CPU卡还可以包含一接触式卡接口(4)，该接触式卡接口(4)电路连接所述的CPU卡电路(2)；由于一些应用需要标准的ISO7816接触卡的接口，采用所述的接触式卡接口(4)就支持了双界面卡的应用；进一步，本发明提供的一种兼容逻辑加密卡的非接触CPU卡还可以包含一天线(10)，该天线(10)电路连接所述的非接触逻辑加密卡功能兼容电路()，接收读写器信号；本发明提供的一种兼容逻辑加密卡的非接触CPU卡在进入非接触卡读写器的工作场强范围时，首先按逻辑加密卡的功能与读写器进行通信和操作，如果卡片接收了读写器发出特定的指令后，可以转化为非接触CPU卡的功能。
用户可以选择处于CPU卡操作模式的芯片是否可以回到逻辑加密卡的操作模式；用户可以采用重新加电的方式使卡片重新处于逻辑加密卡的操作模式。
具体实施例
在逻辑加密卡应用中的关键数据，比如具体对于一个典型的电子钱包应用(如公共交通卡，校园卡中的钱包)来说，其关键数据是累计充资额(或称累计加款值)和钱包(即累计消费额)，在CPU卡COS进行处理时需要核对存储在共同寻址访问的非挥发性存储器(3)中的累计充资额是否与存放在CPU使用的非挥发性存储器(9)中的值(或认证码)是否符合，如果不符合则说明该数据被非法改动过，则禁止该卡的进一步使用或给出相应的提示，对于钱包数据(或累计消费额)，则存放在共同寻址访问的非挥发性存储器(3)中的数值必须大于等于存放在CPU使用的非挥发性存储器(9)中的值，否则也是说明该数据被非法改动过，同样COS将禁止该卡的进一步使用或给出相应的提示。如果上述关键数据均符合相关检查的要求，则COS需要根据新的交易的结果更新并同步相关存储器中的数据。而对于其中的累计充资额(或称累计加款值)、发行信息、钱包的初始化等只允许由CPU卡操作模式下才能进行，因此对于逻辑加密卡应用模式来说，只能进行消费操作，所以相应地增加了逻辑加密应用时的安全性，同时所有CPU卡操作模式下的安全性没有受到影响。
本发明所提供的一种兼容逻辑加密卡的非接触CPU卡的实现方法及构造，不但没有使卡在CPU操作模式下的安全性下降，反而提高了逻辑加密卡应用时的安全性。
本发明所提供的一种兼容逻辑加密卡的非接触CPU卡的实现方法及构造，实现了从已经使用了非接触逻辑加密卡的系统无缝过渡到非接触CPU卡的应用，而且不会因为在CPU卡的基础上采用了兼容逻辑加密卡的功能而使该类型卡片的安全性下降，从而使芯片在安全性上达到了CPU卡的安全性能。
权利要求
1.一种兼容逻辑加密卡的非接触CPU卡，其特征在于，包含电路连接的一个非接触逻辑加密卡功能兼容电路(1)，一个CPU卡电路(2)和一个共同寻址访问非挥发性存储器(3)；所述非接触逻辑加密卡功能兼容电路(1)连接CPU卡电路(2)和共同寻址访问非挥发性存储器(3)，该电路能与目前广泛应用的非接触逻辑加密卡芯片完全兼容；所述CPU卡电路(2)连接非接触逻辑加密卡功能兼容电路(1)和共同寻址访问非挥发性存储器(3)，该CPU卡电路(2)包含相互电路连接的CPU核(5)、程序存储器(6)、非挥发性存储器(9)、内部存储器(8)和加密协处理模块(7)；所述的共同寻址访问非挥发性存储器(3)电路连接非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)，该存储器(3)存放非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)需要的共同使用的数据；所述的CPU核(5)和所述的加密协处理模块(7)在CPU卡电路和读写器通信时，共同处理需要加解密处理通信的数据，以加快加解密的速度；所述的共同寻址访问非挥发性存储器(3)电路连接非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)，该存储器(3)存放非接触逻辑加密卡功能兼容电路(1)和CPU卡电路(2)需要的共同使用的数据；所述的程序存储器(6)中存放实现非接触CPU卡功能的程序，即片上操作系统，该片上操作系统程序为了安全性，在处理存放于共同寻址访问的非挥发性存储器(3)中的关键信息时必须在CPU使用的非挥发性存储器(9)中做备份或校验认证码，并且在使用该关键数据时做核对；所述的片上操作系统控制所述的CPU核(5)进行工作；所述的内部存储器(8)存放CPU核(5)操作时暂时需要存放的数据，比如一些程序变量和通信缓存等。
2.如权利要求1所述的兼容逻辑加密卡的非接触CPU卡，其特征在于，还包含一接触式卡接口(4)，其通过电路连接所述的CPU卡电路(2)；其可支持双界面卡的应用。
3.如权利要求1所述的兼容逻辑加密卡功能的非接触CPU卡，其特征在于，还包含一天线(10)，该天线(10)通过电路连接所述的非接触逻辑加密卡功能兼容电路(1)，接收外部读写器信号。
全文摘要
一种兼容逻辑加密卡的非接触CPU卡，其包含电路连接的一个非接触逻辑加密卡功能兼容电路，一个CPU卡电路和一个共同寻址访问非挥发性存储器；所述CPU卡电路包含相互电路连接的CPU核、程序存储器、非挥发性存储器、内部存储器和加密协处理模块；本发明提供的一种兼容逻辑加密卡的非接触CPU卡，解决了已经被广泛应用的非接触逻辑加密卡的安全性问题，同时实现了从已经使用了非接触逻辑加密卡的系统无缝过渡到非接触CPU卡的应用。
文档编号G06K19/073GK1790388SQ20051011075
公开日2006年6月21日 申请日期2005年11月25日 优先权日2005年11月25日
发明者俞军 申请人:上海复旦微电子股份有限公司