专利名称：主设备在线升级电路的制作方法
技术领域：
本实用新型涉及一种主设备升级电路，特别涉及一种主设备在线升级电路。
背景技术：
目前，通信领域实现各种设备数据升级的方法有许多种，而目前应用最广泛的是使用具有I2C协议总线的设备。具有I2C(Inter-IC Bus或IC To Bus)接口的设备包括I2C主设备和I2C从设备，其中，I2C从设备主要为EEPROM(Electrically Erasable Programmable Read-Only Memory，电拭除式可编程只读存储器)。在现有的电路中应用了许多外挂EEPROM的I2C主设备，这些I2C主设备使用EEPROM已经预先设置好的数据来对内部寄存器进行配置，当I2C主设备复位后，发起I2C读取操作，将EEPROM从设备内部的数据读入到I2C主设备的寄存器中，实现I2C主设备的升级。
上述EEPROM从设备中存储的数据一般是先使用烧片机把预先设置好的数据烧录好，或采用特制的ICT制具进行烧录，然后使用贴片机把EEPROM从设备焊接到电路板上，为I2C主设备提供配置信息。由于EEPROM从设备中的数据是预先录制的，当EEPROM从设备装到电路板上后，不能改变数据，因此，无法实现在线升级。如果要进行数据升级，必须要把EEPROM从设备从电路板上焊下再次录制，或采用特制的ICT录制升级后的数据，再装配到电路板上，才能实现I2C主设备的升级。
在使用其它方法对主设备进行升级的过程中也存在类似情况，只有将存储数据的从设备从电路板上取下来，重新进行数据录制，并再装回电路板上，才能实现对主设备的升级，而不能实现主设备的在线升级。
实用新型内容本实用新型要解决的问题在于提供一种主设备在线升级电路，以克服现有技术不能对主设备在线升级的缺陷。
本实用新型公开了一种主设备在线升级电路，包括第一主设备及其对应的从设备，所述第一主设备从所述从设备中读取数据，进行升级；还包括第二主设备和开关切换单元，所述开关切换单元分别与所述从设备、所述第一主设备和所述第二主设备相连，该开关切换单元用于控制所述从设备与所述第二主设备导通，且与所述第一主设备断路；或控制所述从设备与所述第一主设备导通，且与所述第二主设备断路。
所述第一主设备和第二主设备为I2C主设备，所述从设备为EEPROM从设备，所述第一主设备与所述EEPROM从设备、所述第二主设备与所述EEPROM从设备通过I2C协议通信。
所述第一I2C主设备为需要升级的I2C主设备；所述第二I2C主设备为CPU自带的I2C主设备。
所述第一主设备与所述从设备、所述第二主设备与所述从设备通过串行外围接口SPI通信。
所述第一主设备与所述从设备、所述第二主设备与所述从设备通过通用串行总线接口USB通信。
CPU控制所述开关切换单元的导通或截止。
所述开关切换单元为模拟开关或数字开关。
所述模拟开关包括继电器、开关选择器件或三极管开关电路。
所述数字开关为数字逻辑器件。
对于未设置内部上拉电阻的I2C接口时钟控制线和串行数据线分别通过上拉电阻与电源相连。
与现有技术相比，本实用新型具有以下优点本实用新型利用电子开关切换从设备分别与CPU自带的主设备和需要升级的主设备连接，当需要升级时，使从设备与CPU自带的主设备连接，使用CPU自带的主设备对从设备内部数据进行在线升级，然后控制电子开关使从设备与需要升级的主设备连接，并复位需要升级的主设备，使需要升级的主设备自动加载升级后的从设备内部数据，从而实现需要升级的主设备内部寄存器的配置升级。
图1是本实用新型一个具体实施例的电路图；图2是本实用新型另一个具体实施例的电路图。
具体实施方式
下面我们将结合附图，对本实用新型的最佳实施方案进行详细描述。首先要指出的是，本实用新型中用到的术语、字词及权利要求的含义不能仅仅限于其字面和普通的含义去理解，还包括进而与本实用新型的技术相符的含义和概念，这是因为我们作为设计者，要适当地给出术语的定义，以便对我们的实用新型进行最恰当的描述。因此，本说明和附图中给出的配置，只是本实用新型的首选实施方案，而不是要列举本实用新型的所有技术特性。我们要认识到，还有各种各样的可以取代我们方案的同等方案或修改方案。
本实用新型的基本原理是通过在存储升级数据的从设备与需要升级的主设备、CPU自带的主设备之间设置开关切换单元，当需要升级时，首先通过CPU控制开关切换单元使从设备与CPU自带的主设备导通，且与需要升级的主设备断路，使CPU对从设备数据进行升级；然后，控制开关切换单元使从设备与CPU自带的主设备断路，且与需要升级的主设备导通，同时CPU向需要升级的主设备发送复位信息，使需要升级的主设备读取从设备中的数据，实现在线升级。
下面以I2C主设备在线升级电路作为本实用新型的一个具体实施例进行说明。如图1所示，该电路包括EEPROM从设备101、开关切换单元102、需要升级的I2C主设备103，CPU自带的I2C主设备104和CPU105，其中，所述需要升级的I2C主设备103为第一I2C主设备，所述CPU自带的I2C主设备为第二I2C主设备。所述开关切换单元102分别与所述EEPROM从设备101、所述需要升级的I2C主设备103和所述CPU自带的I2C主设备104相连，当需要升级的I2C主设备103准备在线升级时，通过CPU的程序向开关切换单元102发送控制信号，使所述EEPROM从设备101与所述CPU自带的I2C主设备104导通，且与所述需要升级的I2C主设备103断路，此时，通过CPU自带的I2C主设备104升级EEPROM从设备101中的数据；当升级完EEPROM从设备101中的数据后，CPU的程序向开关切换单元102发送控制信号，使所述EEPROM从设备101与所述需要升级的I2C主设备103导通，且与所述CPU自带的I2C主设备104断路，此时，CPU105向需要升级的I2C主设备发送复位信息，该I2C主设备自动从EEPROM从设备101加载最新的数据，实现升级。
本实用新型的一个具体实施方式
如图2所示，EEPROM从设备采用Atmel公司的AT24C64，存储容量为64kbit；开关切换单元采用FSC公司的MM74HC4316，该器件是4路信号选择的模拟开关；需要升级的I2C主设备为Marvell公司的交换网适配器芯片FX910。这里需要指出，本实施例中的开关切换单元只采用一种模拟开关器件，但实际应用中，继电器、开关选择器件、三极管开关电路等模拟开关，或数字逻辑器件等数字开关同样可以适用。
AT24C64的A0、A1、A2是地址设置管脚，分别通过电阻R3、R2、R1连接到电源VCC、分别通过电阻R6、R5、R4连接到地电位。其中，R3、R2、R1三个电阻均为4.7K欧姆，电阻R6、R5、R4三个电阻均为200欧姆，也可以根据需要更换其它阻值的电阻。通过拆装或调整阻值可以得到不同的地址，例如，将电阻R1、R3、R5换为0欧姆的电阻，则地址为101。EEPROM_SCL为EEPROM从设备的I2C时钟控制线，EEPROM_SDA为EEPROM从设备的I2C串行数据线。在I2C总线规范中，总线协议有严格的时序要求，总线工作时，由时钟控制线EEPROM_SCL传送时钟脉冲，由串行数据线EEPROM_SDA传送数据。总线传送的每帧数据均为一个字节，当启动I2C总线后，传送的字节个数没有限制，只要求每传送一个字节后，对方回应一个应答位消息。发送数据时首先发送数据的最高位。启动总线后第一个字节的高7位为从器件的寻址地址，第8位为方向位，其中，0表示主设备对从设备进行写操作；1表示主设备对从设备进行读操作；其余的字节为操作的数据。总线每次传送开始时有起始信号，结束时有停止信号。在总线传送完一个或几个字节后，可以使EEPROM_SCL线的电平变低，从而使传送暂停。另外，根据总线的EEPROM_SCL和EEPROM_SDA的工作时序可以产生I2C的起始信号、停止信号、应答信号。当时钟控制线EEPROM_SCL为高电平期间，串行数据线EEPROM_SDA出现由高电平向低电平的变化时，I2C总线启动，准备开始传送数据；当时钟控制线EEPROM_SCL为高电平期间，串行数据线EEPROM_SDA出现由低电平向高电平的变化时，I2C总线停止数据传输；当I2C总线的第9个脉冲对应的EEPROM_SDA上显示低电平则为总线应答，显示高电平则为总线非应答；在I2C总线起始信号或应答信号之后的第1-8个时钟脉冲对应一个字节的8位数据传输，在时钟脉冲为高电平期间，数据串行传输；在时钟脉冲低电平期间，数据准备，允许总线上数据电平变化。
为了使I2C主设备和从设备正常工作，减少干扰，在EEPROM从设备的I2C接口设置上拉电阻，即将EEPROM_SCL和EEPROM_SDA分别通过电阻R7和R8连接到电源VCC，R7和R8的阻值分别为4.7K欧姆。EEPROM从设备的WP管脚通过电阻R9连接到地。
MM74HC4316的/EN信号是全局使能信号，在本实施例中设置为低电平，全局使能打开。CTL1、CTL2、CTL3、CTL4管脚控制信号分别控制I/O1-O/I1、I/O2-O/I2、I/O3-O/I3、I/O4-O/I4这4组管脚数据信号的开关。某个CTL为高电平时，对应的一组信号连通；某个CTL为低电平时，对应的一组信号隔离。FX910_I2C_CS为选通FX910 I2C接口的选择信号，CPU_I2C_CS为选通CPUI2C接口的选择信号，该两个信号由CPU的程序控制。CPU_I2C_SCL为CPU的I2C时钟输出，CPU_I2C_SDA为CPU的I2C双向数据信号。
当EEPROM从设备内容需要在线升级时，通过CPU程序设置FX910_I2C_CS＝0，CPU_I2C_CS＝1，这样CPU的I2C接口就和EEPROM从设备的I2C接口连通，FX910的I2C接口与EEPROM从设备的I2C接口隔离，使CPU自带的I2C主设备与EEPROM从设备通信；然后使用CPU程序通过I2C接口升级EEPROM从设备的内容。当EEPROM从设备的内容升级完毕，通过CPU程序设置FX910_I2C_CS＝1，CPU_I2C_CS＝0，CPU的I2C接口与EEPROM从设备的I2C接口隔离，FX910的I2C接口与EEPROM从设备的I2C接口连通，然后使用CPU程序复位FX910，FX910将自动从EEPROM从设备加载最新的配置数据。
本实用新型虽然以I2C主设备和I2C从设备为例进行说明，但并不限于此，当需要升级的主设备与存储数据的从设备以串行外围接口SPI通信时，或以通用串行总线USB接口通信时，本实用新型原理同样适用。
以上公开的仅为本实用新型的具体实施例，但是，本实用新型并非局限于上述芯片及电路，任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。
权利要求1.一种主设备在线升级电路，包括第一主设备及其对应的从设备，所述第一主设备从所述从设备中读取数据，进行升级；其特征在于，还包括第二主设备和开关切换单元，所述开关切换单元分别与所述从设备、所述第一主设备和所述第二主设备相连，该开关切换单元用于控制所述从设备与所述第二主设备导通，且与所述第一主设备断路；或控制所述从设备与所述第一主设备导通，且与所述第二主设备断路。
2.如权利要求1所述主设备在线升级电路，其特征在于，所述第一主设备和第二主设备为I2C主设备，所述从设备为EEPROM从设备，所述第一主设备与所述EEPROM从设备、所述第二主设备与所述EEPROM从设备通过I2C协议通信。
3.如权利要求2所述主设备在线升级电路，其特征在于，所述第一I2C主设备为需要升级的I2C主设备；所述第二I2C主设备为CPU自带的I2C主设备。
4.如权利要求1所述主设备在线升级电路，其特征在于，所述第一主设备与所述从设备、所述第二主设备与所述从设备通过串行外围接口SPI通信。
5.如权利要求1所述主设备在线升级电路，其特征在于，所述第一主设备与所述从设备、所述第二主设备与所述从设备通过通用串行总线接口USB通信。
6.如权利要求1所述主设备在线升级电路，其特征在于，CPU控制所述开关切换单元的导通或截止。
7.如权利要求1所述主设备在线升级电路，其特征在于，所述开关切换单元为模拟开关或数字开关。
8.如权利要求7所述主设备在线升级电路，其特征在于，所述模拟开关包括继电器、开关选择器件或三极管开关电路。
9.如权利要求7所述主设备在线升级电路，其特征在于，所述数字开关为数字逻辑器件。
10.如权利要求3所述主设备在线升级电路，其特征在于，对于未设置内部上拉电阻的I2C接口时钟控制线和串行数据线分别通过上拉电阻与电源相连。
专利摘要本实用新型公开了一种主设备在线升级电路，包括第一主设备及其对应的从设备，所述第一主设备从所述从设备中读取数据，进行升级；还包括第二主设备和开关切换单元。本实用新型利用电子开关切换从设备分别与CPU自带的主设备和需要升级的主设备连接，当需要升级时，使从设备与CPU自带的主设备连接，使用CPU自带的主设备对从设备内部数据进行在线升级，然后控制电子开关使从设备与需要升级的主设备连接，并复位需要升级的主设备，使需要升级的主设备自动加载升级后的从设备内部数据，从而实现需要升级的主设备内部寄存器的配置升级。
文档编号G06F9/445GK2812115SQ200520115020
公开日2006年8月30日 申请日期2005年7月29日 优先权日2005年7月29日
发明者严春喜 申请人:杭州华为三康技术有限公司