专利名称：支持双电视编码器的图形存储器控制集线器(gmch)定时装置和方法
背景图形存储器控制集线器(GMCH)为电视编码器以及数字视觉接口/低电压差分信号(DVI/LVDS)发射机提供数字视频显示支持。电视编码器在标准和高清电视机上生成视频显示。此外，GMCH还为视频图形阵列(VGA)显示提供模拟视频显示支持。GMCH包含数字视频输出(DVO)接口，该接口允许GMCH经由该DVO接口内的DVO端口发送视频。
电视编码器依赖于将唯一的时钟频率反馈给GMCH以确保在电视上正确显示视频的能力。虽然VGA显示器通常不反馈时钟，但是将VGA时钟馈至GMCH通常是系统定时芯片的责任。该系统定时芯片必须由软件配置以便在其相关联的管脚被用来启用GMCH的VGA功能时为该GMCH提供正确的频率(默认配置)。于是，类似于电视编码器，VGA显示器必须能够使其唯一的时钟频率经由系统定时芯片馈至GMCH以确保视频在VGA显示器上恰当显示。另一方面，DVI/LVDS发射机并不依赖于将唯一的时钟频率反馈给GMCH以确保视频被正确显示的能力。
电视编码器的时钟频率与VGA显示器的时钟频率不同。于是，GMCH通常具有两个时钟输入，一个是电视编码器用于将其唯一的时钟频率反馈给GMCH的DVO专用的，另一个是VGA显示器用于将其唯一的时钟频率经由系统定时芯片反馈给GMCH的VGA专用的。
GMCH通常在其DVO接口内具有两个DVO端口以支持将数字视频同时发送至两个设备。这两个设备可以是电视编码器和DVI/LVDS发射机、两个电视编码器或两个DVI/LVDS发射机。如上所述，尽管GMCH通常具有两个DVO端口，但是它仅有单个专用DVO时钟输入用于电视编码器反馈其唯一的时钟频率，因此也只有单根数字时钟反馈线。因此，如果GMCH正使用两个DVO端口同时将视频发送给两个电视编码器，则只有一个电视编码器可以直接使用该单根数字时钟反馈线。另一个就不得不尝试在直接使用该时钟反馈线的编码器时钟频率下正确工作。这一尝试在双电视编码器完全相同并且它们各自的电视正显示完全相同的节目时会起作用。但是如果期望更为先进且引人注目的特征，诸如(但不限于)一台电视上的标准清晰度节目和另外一台电视机上的高清节目或者在两台电视上观看不同的节目，则视频在其编码器不直接利用时钟反馈线的电视机上就无法总是得到正确的显示。
附图简述本发明通过参考随后的描述以及用于示出本发明实施例的附图就能得到最好的理解。在附图中
图1示出了在其中可以操作本发明某些实施例的图形存储器控制集线器(GMCH)的一个实施例；图2示出了用于支持双电视编码器的图形存储器控制集线器(GMCH)定时的过程的一个实施例的流程图；以及图3是用于重新配置专用VGA时钟输入以接受电视编码器的时钟频率的过程的一个实施例的流程图。
实施例的描述描述了一种用于支持双电视编码器的图形存储器控制集线器(GMCH)定时的装置和方法。在本发明的一个实施例中，GMCH通过重新配置专用VGA时钟输入以接受电视编码器的时钟频率来为双电视编码器提供唯一的反馈线。在随后的描述中，将出于解释的目的阐述多个具体细节。然而本领域普通技术人员显而易见的是无需这些具体细节也能实践本发明的实施例。
本发明的实施例可以用软件、固件、硬件或通过各种技术的任何组合来实现。例如，在某些实施例中，本发明可以被提供为计算机程序产品或软件，它们可包括其上存储有可用于将计算机(或其他电子设备)编程为执行根据本发明的过程的指令的机器或计算机可读介质。在其它实施例中，本发明的步骤可由含有用于执行各步骤的硬连线逻辑的专用硬件组件执行，或由被编程的计算机组件和自定义硬件组件的任何组合来执行。
于是，机器可读介质可以包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机制。这些机制包括但不限于硬盘、软磁盘、光盘、致密盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、闪存、通过互联网、电学、光学、声学或其它形式的传播信号(例如，载波、红外信号、数字信号等等)等的传输等。
将按照对计算机系统的寄存器或存储器内的数据位的操作的算法和符号表示来给出随后详细描述的某些部分。这些算法描述和表示是数据处理技术领域的普通技术人员用来最有效地将他们的工作主旨传达给该领域其他普通技术人员的手段。在此算法通常被认为是可导致期望结果的自相容的操作序列。这些操作是需要对物理量进行处理的那些操作。通常，虽然并非必须，但这些量具有能被存储、传输、组合、比较以及进行其他处理的电或磁信号的形式。已证实有时主要出于通用的原因将这些信号称为位、值、元素、符号、字符、项、数字等等是很方便的。
然而，应该意识到，所有这些和类似的术语都将与合适的物理量相关联并且只是加在这些量上的方便的标签。除非另外特别指出，否则可从以下讨论中显见的是应该理解在讨论中利用的诸如“处理”、“计算”、“演算”或“确定”之类的术语指的是计算机系统或者类似的电子计算设备的动作和过程，这些动作和过程将计算机系统的寄存器和存储器内被表示为物理(例如，电子)量的数据处理并变换成计算机系统存储器或寄存器或其他这类信息存储、传输或显示设备内类似地被表示为物理量的其他数据。
本说明书通篇对“一个实施例”或“某个实施例”的引用指的是结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因而，在本说明书通篇各处出现的短语“在一实施例中”或“在某一实施例中”不必都指代同一实施例。此外，在一个或多个实施例中，可用任何合适的方式组合这些特定的特征、结构或特性。
在随后对各实施例的详细描述中，将对以说明性的方式示出在其中可以实践本发明的具体实施例的附图做出参考。在附图中，类似的标号在各图中描述基本类似的组件。用本领域普通技术人员能够实践本发明的足够的细节来描述这些实施例。也可以利用其他实施例，并能做出各种结构上、逻辑上和电学上的修改而不背离本发明的范围。
图1示出了在其中可以操作本发明某些实施例的图形存储器控制集线器(GMCH)的一个实施例。图1的实施例包括但不必限于GMCH102、电视编码器104、电视编码器106、电视108和电视110。GMCH102还可包括但不限于数字视频输出(DVO)接口112、专用DVO时钟输入114和专用VGA时钟输入116。DVO接口112还可包括但不限于DVO端口118和DVO端口120。如下对这些组件中的每一个进行进一步的描述。
GMCH102为电视编码器104及其相应的电视108以及电视编码器106及其相应的电视110提供数字视频显示支持。GMCH102还为一个或多个数字视觉接口/低电压差分信号(DVI/LVDS)发射机(图1中未示出)提供数字视频显示支持以及为一个或多个视频图形阵列(VGA)显示(图1中亦未示出)提供模拟视频显示支持。本发明不限于GMCH，而是可被应用于提供视频显示支持的任何计算机芯片。
DVO接口112允许GMCH102将视频数据经由DVO端口118和120发送至电视编码器104和106，并发送至一个或多个DVI/LVDS发射机。电视编码器104和106依赖于将唯一的时钟频率反馈给GMCH102以确保视频分别在电视108和110上正确显示的能力。虽然VGA显示器通常不反馈时钟，但是将VGA时钟馈至GMCH通常是系统定时芯片的责任。该系统定时芯片必须由软件配置以便在其相关联的管脚被用于启用GMCH的VGA功能时为该GMCH提供正确频率(默认配置)。于是，类似于电视编码器，VGA显示器必须能够使其唯一的时钟频率经由系统定时芯片馈至GMCH的以确保视频在VGA显示器上的正确显示。另一方面，DVI/LVDS发射机不依赖于将唯一的时钟频率反馈给GMCH以确保视频被正确显示的能力。
GMCH102利用专用DVO时钟输入114来创建单根时钟反馈线以供一个或多个设备或组件从DVO接口112接收视频。在本发明的一个实施例中，该设备可以是一个或多个电视编码器(诸如电视编码器104和106)和/或一个或多个DVI/LVDS发射机。时钟反馈线对于需要将唯一的时钟频率反馈给GMCH102以确保视频被正确显示的设备(例如，电视编码器和VGA显示器)来说尤为重要。这一情形如图1所示，在图1中DVO端口118和120各自将不同的视频分别发送至电视编码器104和106。例如，若电视编码器104直接使用单根时钟反馈线而编码器106不得不尝试在编码器104的时钟频率下正确工作，则编码器106的电视上的视频将无法始终得到正确的显示。
在本发明的一个实施例中，GMCH102通过重新配置专用VGA时钟输入116以接受电视编码器的时钟频率来为两个电视编码器104和106提供唯一的反馈线。例如，在图1所示的示意图中，电视编码器104利用专用DVO时钟输入114来将其时钟频率提供给GMCH102，而电视编码器106则利用被重新配置的专用VGA时钟输入114来将其时钟频率提供给GMCH102。接下来将参考图2和图3描述本发明的操作的实施例。
图2示出了用于支持双电视编码器的GMCH定时的过程的一个实施例的流程图。假设GMCH102已准备好经由DVO端口118向电视编码器104发送视频。还假设电视编码器104正利用专用DVO时钟输入114将其时钟频率反馈给GMCH102。
参见图2，该过程在处理框202处开始，其中GMCH102开始接收电视编码器106的时钟频率。在判别框204处，确定当前是否正在使用专用DVO时钟输入114。如果没有，则控制随后就传递到处理框206，其中使用专用DVO时钟输入114来接收电视编码器106时钟频率。图2中的过程在该点处结束。
可选地，如果当前正在使用(例如由上述电视编码器104)专用DVO时钟输入114，则控制随后就传递至判别框208。在判别框208处，确定当前是否正在使用专用VGA时钟输入116。如果是，则图2中的过程结束。此处，VGA显示器可以准备好使用专用VGA时钟输入116将其时钟频率传送至GMCH102。如果没有，则控制传递至处理框210。
在处理框210处，重新配置专用VGA时钟输入116以接受电视编码器106的时钟频率。电视编码器时钟与VGA显示器的时钟之差是时钟频率。如下将参考图3更详细地描述处理框210。
图3是用于重新配置专用VGA时钟输入以接受电视编码器的时钟频率(图2中的步骤210)的过程的一个实施例的流程图。参见图3，该过程在处理框302处开始，其中禁止专用VGA时钟输入116接受VGA显示器的时钟频率。在处理框304处，允许或重新配置专用VGA时钟输入116接受电视编码器106的时钟频率。图3中的过程在该点处结束。
本发明不限于支持双电视编码器的GMCH定时。本发明可以应用于为需要将其时钟频率反馈给计算机芯片的能力的设备提供视频的任何计算机芯片。例如，在本发明的一个实施例中，GMCH通过重新配置专用DVO时钟输入以接受VGA显示器的时钟频率来为双VGA显示器提供唯一的反馈线。
业已描述了一种用于支持双电视编码器的GMCH定时的装置和方法。应该理解，以上描述旨在说明而非限制。许多其他的实施例在本领域普通技术人员阅读并理解了以上描述之后将变得显而易见。因此，本发明的范围应该参考所附权利要求书连同这些权利要求授权的等效技术方案的全部范围来一并确定。
权利要求
1.一种装置，包括计算机芯片，其中所述计算机芯片包括接口；时钟输入；以及被重新配置的时钟输入，其中所述接口将视频发送至第一设备和第二设备，其中所述计算机芯片经由所述时钟输入接收来自所述第一设备的第一时钟频率；其中所述计算机芯片经由所述被重新配置的时钟输入接收来自所述第二设备的第二时钟频率；其中所述被重新配置的时钟输入已经被重新配置成接受所述第二时钟频率。
2.如权利要求1所述的装置，其特征在于，所述计算机芯片是图形存储器控制器集线器(GMCH)。
3.如权利要求1所述的装置，其特征在于，所述接口是数字视频输出(DVO)接口。
4.如权利要求1所述的装置，其特征在于，所述第二时钟频率与所述被重新配置的时钟输入的原始时钟频率不同。
5.如权利要求1所述的装置，其特征在于，被发送至所述第一设备的视频与被发送至所述第二设备的视频不同。
6.如权利要求1所述的装置，其特征在于，所述第一和第二设备是电视编码器。
7.如权利要求1所述的装置，其特征在于，所述被重新配置的时钟输入已经被禁止接受视频图形阵列(VGA)显示器的时钟频率，而被允许接受所述第二设备的时钟频率。
8.如权利要求7所述的装置，其特征在于，所述第二设备是电视编码器。
9.如权利要求1所述的装置，其特征在于，所述第一时钟频率和所述第二时钟频率是相同的。
10.如权利要求1所述的装置，其特征在于，所述第一时钟频率和所述第二时钟频率是不同的。
11.一种装置，包括图形存储器控制器集线器(GMCH)，其中所述GMCH包括数字视频输出(DVO)接口；DVO时钟输入；以及被重新配置的视频图形阵列(VGA)时钟输入，其中所述DVO接口将视频发送至第一设备和第二设备，其中所述GMCH经由所述DVO时钟输入接收来自所述第一设备的第一时钟频率；以及其中所述GMCH经由所述被重新配置的VGA时钟输入接收来自所述第二设备的第二时钟频率。
12.如权利要求11所述的装置，其特征在于，被发送至所述第一设备的视频与被发送至第二设备的视频不同。
13.如权利要求11所述的装置，其特征在于，所述第一和第二设备是电视编码器。
14.如权利要求11所述的装置，其特征在于，所述被重新配置的VGA时钟输入已经被禁止接受VGA显示器的时钟频率，而被允许接受所述第二设备的时钟频率。
15.一种方法，包括将视频发送至第一设备和第二设备；经由时钟输入接收来自所述第一设备的时钟频率；以及重新配置另一时钟输入以接受来自所述第二设备的第二时钟频率。
16.如权利要求15所述的方法，其特征在于，还包括经由所述被重新配置的时钟输入接收来自所述第二设备的第二时钟频率。
17.如权利要求15所述的方法，其特征在于，所述视频是经由图形存储器控制器集线器(GMCH)内的数字视频输出(DVO)接口被发送至所述第一设备和所述第二设备的。
18.如权利要求15所述的方法，其特征在于，所述第二时钟频率与所述被重新配置的时钟输入的原始时钟频率不同。
19.如权利要求15所述的方法，其特征在于，被发送至所述第一设备的视频与被发送至所述第二设备的视频不同。
20.如权利要求15所述的方法，其特征在于，所述第一和第二设备是电视编码器。
21.如权利要求15所述的方法，其特征在于，所述被重新配置的时钟输入已经被禁止接受视频图形阵列(VGA)显示器的时钟频率。
22.如权利要求15所述的方法，其特征在于，所述第一时钟频率和所述第二时钟频率是相同的。
23.如权利要求15所述的方法，其特征在于，所述第一时钟频率和所述第二时钟频率是不同的。
24.一种方法，包括将视频经由图形存储器控制器集线器(GMCH)内的数字视频输出(DVO)接口发送至第一设备和第二设备；经由所述GMCH内的时钟输入接收来自所述第一设备的时钟频率；重新配置所述GMCH内的另一时钟输入以接受来自所述第二设备的第二时钟频率；以及经由所述被重新配置的时钟输入接收来自所述第二设备的第二时钟频率。
25.如权利要求24所述的方法，其特征在于，所述第一和第二设备是电视编码器。
26.如权利要求24所述的方法，其特征在于，被发送至所述第一设备的视频与被发送至所述第二设备的视频不同。
27.如权利要求24所述的方法，其特征在于，所述第二时钟频率与所述被重新配置的时钟输入的原始时钟频率不同。
28.一种含有指令的机器可读介质，所述指令在被处理系统执行时使得所述处理系统执行一方法，所述方法包括将视频发送至第一设备和第二设备；经由时钟输入接收来自所述第一设备的时钟频率；以及重新配置另一时钟输入以接受来自所述第二设备的第二时钟频率。
29.如权利要求28所述的机器可读介质，其特征在于，还包括经由所述被重新配置的时钟输入接收来自所述第二设备的第二时钟频率。
30.如权利要求28所述的机器可读介质，其特征在于，所述第二时钟频率与所述被重新配置的时钟输入的原始时钟频率不同。
31.如权利要求28所述的机器可读介质，其特征在于，被发送至所述第一设备的视频与被发送至所述第二设备的视频不同。
32.如权利要求28所述的机器可读介质，其特征在于，所述第一和第二设备是电视编码器。
33.如权利要求28所述的机器可读介质，其特征在于，所述被重新配置的时钟输入已经被禁止接受视频图形阵列(VGA)显示器的时钟频率。
34.如权利要求28所述的机器可读介质，其特征在于，所述第一时钟频率和所述第二时钟频率是相同的。
35.如权利要求28所述的机器可读介质，其特征在于，所述第一时钟频率和所述第二时钟频率是不同的。
全文摘要
描述了一种用于支持双电视编码器的图形存储器控制集线器(GMCH)定时的装置和方法。在一个实施例中，该装置是包括数字视频输出(DVO)接口、DVO时钟输入以及被重新配置的视频图形阵列(VGA)时钟输入的GMCH。DVO接口将视频发送给第一设备和第二设备。第一和第二设备可以是电视编码器。GMCH经由DVO时钟输入接收来自第一设备的第一时钟频率。GMCH经由被重新配置的VGA时钟输入接收来自第二设备的第二时钟频率。
文档编号G06F3/14GK101014931SQ200580030440
公开日2007年8月8日 申请日期2005年9月2日 优先权日2004年9月15日
发明者D·阿芙罗 申请人:英特尔公司