专利名称：基于信号类别的分布式仿真测试系统体系的构建方法
技术领域：
本发明属于仿真测试系统体系结构领域，涉及构建实时仿真测试平台的体系结构设计，具体涉及一种基于信号类别的分布式仿真测试系统体系的构建方法。
背景技术：
多年以来，仿真测试系统的实现架构多种多样，为了达到实现高速高效、开发方便，各家公司都在体系结构上没少花费脑筋。根据申请人所作的资料检索为加拿大Opal-RT公司的RT-LAB实时仿真系统的体系结构为基于模型的、以网络互联构成的分布式上下位机架构。
德国dSPASE公司的dSPASE实时仿真系统是由德国dSPACE公司开发的，体系结构为基于MATLAB/Simulink的、以集中控制方式实现的上下位机架构。
北京华力创通科技有限公司研制的HRT1000系统的体系结构为基于实时操作系统的、以集中控制方式实现的系统架构。
国防科技大学研制的YH-AStar高性能实时仿真平台的体系结构为基于通用PC和WINDOWS平台的、以集中控制方式实现的系统架构。
以上是几种典型的仿真测试平台体系结构，由于这些结构本身的特点，造成了系统的成本居高不下，用户学习使用周期相对较长(熟练掌握约需半年以上)，要将一个平台结合实际对象，具体应用到一个目标系统中，则需更长时间。
发明内容
本发明的目的在于，提供一种基于信号类别的分布式仿真测试系统体系的构建方法，以弥补由于体系结构的复杂和效率不高带来的价格昂贵，学习和使用困难，二次开发难度大等问题。
为了实现上述任务，本发明采取如下的技术解决方案一种基于信号类别的分布式仿真测试系统体系的构建方法，特征在于首先确定系统结构，该系统结构包括一台通用PC计算机，该通用PC计算机通过PCI总线连接有数管枢纽模块，数管枢纽模块通过高速并行总线与数字量智能输入输出模块、模拟量智能输入输出模块、通讯量全双工智能模块、脉冲量智能输入输出模块、总线量智能模块、信号测试智能模块、可扩展的智能处理模块相连，上述这些智能模块之间采用同步脉冲信号互连，以实现模块之间的同步工作；所有的智能处理模块的输入输出处理信号均和一个信号转接调理模块连接，通过信号转接调理模块再与目标系统连接；在通用PC计算机上设计有系统硬件构件库，通过对库的选取实现对系统应用的裁剪；同时用户依据“命令/数据传输协议”通过对挂在PCI总线上的数管枢纽模块的访问，实现对各个智能处理模块的操作和数据交互；上述各个智能处理模块在得到数管枢纽模块转发来的命令和数据后，依据“模块间命令/数据传输协议”进行相应地处理，并将处理结果上报给数管枢纽模块，由数管枢纽模块再实时上报给通用PC计算机，实现数据和操作的交互，实现信号的采集和发送；当用户要进行仿真测试时，由通用PC计算机上的软件发出相应的控制信息，经过PCI总线送到数管枢纽模块，数管枢纽模块分析相应的控制信息，并通过高速并行总线将需求发往各智能接口信号处理模块，各智能接口信号处理模块分析与自己对应的控制信息，进入相应地操作状态，执行对信号的采集与发送处理，并在执行操作完成后把结果上报给数管枢纽模块，数管枢纽模块再汇总各智能接口信号处理模块的结果，上报给通用PC计算机，这时用户就可得到相应的仿真测试结果。
本发明的基于信号类别的分布式仿真测试系统体系，由于采用了智能化的信号处理模块，降低了对主计算机CPU的工作要求，同时全智能化的信号分类处理模块实现了各种信号处理的并行性和同步性，数据枢纽的设置建立了各智能处理模块与主计算机之间的成组批量数据传送，大大提高了数据传输的效率和用户操作的简洁性。
图1是本发明的体系结构图。
图2是智能信号处理模块的嵌入式智能模块图。
图3是本发明的数管枢纽构成图。
图4是本发明的数字量输入输出智能处理模块图。
图5是本发明的模拟量输入输出智能处理模块图。
图6是本发明的脉冲量输入输出智能处理模块图。
图7是本发明的通讯量全双工智能处理模块图。
图8是本发明的总线量(1553B)智能处理模块图。
图9是本发明的可扩展的智能处理模块图。
图10是本发明的信号测试智能处理模块图。
图11是本发明的信号转接调理模块图。
以下结合附图和发明人给出的实施例对本发明作进一步的详细说明。
具体实施例方式
按照本发明的方法，基于高速信号处理的全智能分布式仿真测试系统平台的实现包括下列步骤
①系统结构系统结构互连框图如图1所示。根据对仿真测试系统特点的分析，结合数字信号处理技术的发展，本发明的系统互连结构由以下几部分构成通过PCI总线与通用PC计算机相连的数管枢纽模块，通过高速并行总线与数管枢纽相连的数字量智能输入输出模块、模拟量智能输入输出模块、通讯量全双工智能模块、脉冲量智能输入输出模块、总线量(1553B)智能模块、信号测试智能模块、可扩展的智能处理模块。这些智能模块之间采用同步脉冲信号互连，以实现模块之间的同步工作处理；所有的智能处理模块的输入输出信号均连接到信号转接调理模块，通过信号转接调理模块再与目标系统连接。
②工作原理在通用PC计算机上设计有系统硬件构件库，用户通过对库的选取实现了对系统应用的裁剪；同时用户依据“命令/数据传输协议”通过对挂在PCI总线上的数管枢纽的访问，实现对各个智能处理模块的操作和数据交互；各个智能处理模块在得到数管枢纽转发来的命令和数据后，依据“模块间命令/数据传输协议”进行相应地处理，并将处理结果上报给数管枢纽，由数管枢纽再实时上报给通用PC计算机，实现数据和操作的交互，实现信号的采集和发送。
本发明的具体工作原理为当用户要进行仿真测试时，由通用PC计算机上的软件发出相应的控制信息，经过PCI总线送到数管枢纽模块，数管枢纽模块分析相应的控制信息，并通过高速并行总线将需求发往各智能接口信号处理模块，各智能接口信号处理模块分析与自己对应的控制信息，进入相应地操作状态，执行对信号的采集与发送处理，并在执行操作完成后把结果上报给数管枢纽模块，数管枢纽模块再汇总各智能接口信号处理模块的结果，上报给通用PC计算机，这时用户就可得到相应的仿真测试结果，并作出相应地处理。
本发明已用于某仿真测试设备的研制中，以下是发明人给出的具体实施例，经测试证明对于所有类型信号的一次传输操作约需10μs。对于全部32路数字量的采集和发送约需3μs；对于32路模拟量的采集和16路模拟量的发送约需500μs；对于全部8路全双工通讯量(接收36字节波特率614.4Kbps，一起一停偶校验，发送36字节波特率614.4Kbps，一起一停偶校验)的处理约需650μs；由于系统工作的并行性，进行一次上述三种信号的全部双向传输只需约650μs左右。
本发明的一个实施例如图1～图11所示。
图1是本发明的体系结构图。它由通用PC计算机、数管枢纽模块、数字量输入输出智能处理模块、模拟量智能输入输出模块、通讯量全双工智能模块、脉冲量智能输入输出模块、总线量(1553B)智能模块、信号测试智能模块、可扩展的智能处理模块组成。这些智能模块之间采用同步脉冲信号互连，以实现模块之间的同步工作处理；同步脉冲信号由智能DIO模块发出，其它各智能处理模块接收此同步脉冲信号，并据此作为进行信号处理的起点时刻。所有的智能处理模块的输入输出处理信号均连接到信号转接调理模块，通过信号转接调理模块再与目标系统连接。各智能处理模块上均设有双口RAM，这些双口RAM的一个接口均通过高速并行总线并接在一起，统一由数管枢纽模块的DSP对它们进行读写操作。数管枢纽模块和通用PC计算机之间通过PCI总线交换信息。
图2是智能信号处理模块中的智能嵌入式模块图。它由DSP高速并行总线、DSP+RAM+FLASH RAM、译码器、外引线插座组成，译码器的输出和外引线插座连接。由DSP高速并行总线实现对接口IOU的操作。DSP高速并行总线由DSP形成，地址和读写控制送往译码器进行译码，总线信号和译码输出都送到外引线插座上，以便连接IOU。
图3是本发明的数管枢纽模块构成图，包括通过PCI总线把PCI总线插头和PCI总线控制器连接起来，在PCI总线控制器的局部总线上连接有双口RAM的一个端口，双口RAM的另一个端口连接到智能嵌入式模块。智能嵌入式模块的CPU通过和双口RAM的交互，实现和PC机之间的命令/数据传输，实现用户意图的转发和信息传递。
图4是本发明的数字量输入输出智能处理模块图，包括接口信号引线插头，用于数字量的输入和输出；输入的数字量通过接口信号引线插头连接到输入数据缓冲器上，输出的数字量通过输出数据寄存器连接到接口信号引线插头上；数据寄存器和数据缓冲器通过数据总线连接到智能嵌入式模块；在数据总线上还连接有一个双口RAM，双口RAM的一个端口连接到数据总线上，实现了智能嵌入式模块与外界的信息交互。双口RAM的另一端口通过高速并行总线连接到模块对外引线插座，以实现和数管枢纽模块的通讯连接。
图5是本发明的模拟量输入输出智能处理模块图，其结构与图4相似，只是将图4的数据寄存器和数据缓冲器，换成了数模转换器和模数转换器。接口信号引线插头用于模拟量的输入和输出连接。因此，它实现的是模拟量输入输出的处理和与数管枢纽模块的信息交互。
图6是本发明的脉冲量输入输出智能处理模块图，它也与图4结构相似，所不同的是把数据寄存器和数据缓冲器，换成了脉冲输出转换器和脉冲输入处理器，接口信号引线插头用于脉冲量的输入和输出连接。因此，它实现的是脉冲量输入输出的处理和与数管枢纽模块的信息交互。
图7是本发明的通讯量全双工智能处理模块图，包括接口信号引线插头，用于通讯量输入和输出，接口信号引线插头上连接两个光耦隔离器，两个光耦隔离器分别连接到多路UART模块的输入和输出，多路UART模块通过数据总线连接到双口RAM的一个端口和智能嵌入式模块上；双口RAM的另一端口通过高速并行总线连接到模块对外引线插座上，以实现通讯量输入输出的处理和与数管枢纽模块的信息交互。
图8是本发明的总线量(1553B)智能处理模块图，包括接口信号引线插头，用于总线量信号的连接；总线量信号通过接口信号引线插头连接到1533B总线控制器上；1533B总线控制器通过数据总线连接有双口RAM的一个端口和智能嵌入式模块。双口RAM的另一端口通过高速并行总线连接到模块对外引线插座，以实现与数管枢纽模块的信息交互。智能嵌入式模块实现了对整个智能模块的操作控制。
图9是本发明的智能扩展处理模块图，其结构与图8类似，所不同的是接口信号引线插头用于扩展量的连通，1533B总线控制器换成了FPGA模块，该FPGA模块可随意编程，通过智能嵌入式模块的操作控制实现不同扩展量信号的接收和发送。
图10是本发明的信号测试智能处理模块图，包括模块对外引线插座，模块对外引线插座通过高速并行总线连接到双口RAM的一个端口，双口RAM的另一端口通过数据总线分别与智能嵌入式模块以及寄存器/驱动器连接。寄存器/驱动器的输出连接到多路信号切换模块，多路信号切换模块的输入连接到接口信号引线插头，多路信号切换模块的输出连接到模拟隔离跟随器，模拟隔离跟随器的输出信号送到模块对外引线插座，最后通过模块对外引线插座连接到模拟量输入输出智能处理模块进行处理。通过智能嵌入式模块的操作控制实现了接口信号的选择切换，并通过双口RAM实现与数管枢纽模块的通讯，实现所需要的通道切换操作。
图11是本发明的信号转接调理模块图，包括和目标系统模块连接的对外引线插座；对外引线插座把目标系统的输出信号引到输入信号调理模块，输入信号调理模块把经过调理的输入信号引到引入转接插座，由引入转接插座再引往智能信号处理模块。引出转接插座把来自智能信号处理模块的信号连接到输出信号调理模块进行调理，调理后的信号被引到对外引线插座上；对外引线插座把信号送到目标系统。
以上介绍了一个本发明的具体实施例，其中各智能处理模块的具体型号为智能DIO模块LS-FZPT KIO智能AIO模块LS-FZPT ADA智能CIO模块LS-FZPT COM智能PIO模块LS-FZPT PIO智能1553B模块LS-FZPT 1553智能测试模块LS-FZPT ISW智能扩展模块LS-FZPT EXT智能嵌入式模块LS-FZPT DRF数管枢纽模块LS-FZPT DPC信号转接调理模块LS-FZPT KIOTL以上模块已在LS-FZPT仿真测试平台上应用，LS-FZPT仿真测试平台已应用到具体的产品测试中。
权利要求
1.一种基于信号类别的分布式仿真测试系统体系的构建方法，其特征在于首先确定系统结构，该系统结构包括一台通用PC计算机，该通用PC计算机通过PCI总线连接有数管枢纽模块，数管枢纽模块通过高速并行总线与数字量智能输入输出模块、模拟量智能输入输出模块、通讯量全双工智能模块、脉冲量智能输入输出模块、总线量智能模块、信号测试智能处理模块、可扩展的智能处理模块相连，上述这些智能模块之间采用同步脉冲信号互连，以实现模块之间的同步工作；所有的智能处理模块的输入输出信号均和一个信号转接调理模块连接，通过信号转接调理模块再与目标系统连接；其次，确定系统的工作过程，在通用PC计算机上设计有系统硬件构件库，用户通过对库的选取实现对系统应用的裁剪；同时用户依据“命令/数据传输协议”通过对挂在PCI总线上的数管枢纽模块的访问，实现对各个智能处理模块的操作和数据交互；上述各个智能处理模块在得到数管枢纽模块转发来的命令和数据后，依据“模块间命令/数据传输协议”进行相应地处理，并将处理结果上报给数管枢纽模块，由数管枢纽模块再实时上报给通用PC计算机，实现数据和操作的交互，实现信号的采集和发送；当用户要进行仿真测试时，由通用PC计算机上的软件发出相应的控制信息，经过PCI总线送到数管枢纽模块，数管枢纽模块分析相应的控制信息，并通过高速并行总线将需求发往各智能接口信号处理模块，各智能接口信号处理模块分析与自己对应的控制信息，进入相应地操作状态，执行对信号的采集与发送处理，并在执行操作完成后把结果上报给数管枢纽模块，数管枢纽模块再汇总各智能接口信号处理模块的结果，并上报给通用PC计算机，这时用户就可得到相应的仿真测试结果。
2.如权利要求1所述的方法，其特征在于，数字量输入输出智能处理模块包括接口信号引线插头，用于数字量输入和输出，接口信号引线插头上有通过数据总线连接的数据寄存器和数据缓冲器；在数据总线上还连接有双口RAM和智能嵌入式模块；双口RAM的另一端口通过高速并行总线连接到模块对外引线插座，以实现和数管枢纽模块的连接。
3.如权利要求1所述的方法，其特征在于，所述的数管枢纽模块包括通过PCI总线相互连接的PCI总线插头、PCI总线控制器、双口RAM、智能嵌入式模块、总线信号引线插头。
4.如权利要求1所述的方法，其特征在于，所述的模拟量输入输出智能处理模块包括接口信号引线插头，用于模拟量输入和输出，接口信号引线插头上有通过数据总线连接的数模转换器和模数转换器，通过数据总线还连接有双口RAM和智能嵌入式模块；双口RAM的另一端口通过高速并行总线还连接一个模块对外引线插座，以实现和数管枢纽模块的连接。
5.如权利要求1所述的方法，其特征在于，所述的脉冲量输入输出智能处理模块包括接口信号引线插头，用于脉冲量输入和输出，接口信号引线插头上有通过数据总线连接的脉冲输出转换器和脉冲输入处理器，在数据总线上还连接有双口RAM和智能嵌入式模块；双口RAM的另一端口通过高速并行总线还连接一个模块对外引线插座，以实现和数管枢纽模块的连接。
6.如权利要求1所述的方法，其特征在于，所述的通讯量全双工智能处理模块包括接口信号引线插头，用于通讯量信号的输入和输出，接口信号引线插头上连接两个光耦隔离器，通讯输入信号经光耦隔离后，送往UART模块的通讯信号输入端，由UART模块送出的通讯信号经光耦隔离后，送到接口信号引线插头上，多路UART模块通过数据总线连接有双口RAM和智能嵌入式模块；双口RAM的另一端口通过高速并行总线还连接一个模块对外引线插座，以实现和数管枢纽模块的连接。
7.如权利要求1所述的方法，其特征在于，所述的总线量智能处理模块包括接口信号引线插头，用于总线量连通，接口信号引线插头把总线信号连接到总线控制器，总线控制器通过数据总线连接有双口RAM和智能嵌入式模块；双口RAM的另一端口通过高速并行总线还连接一个模块对外引线插座，以实现和数管枢纽模块的连接。
8.如权利要求1所述的方法，其特征在于，所述的智能扩展处理模块包括接口信号引线插头，用于扩展量连通，接口信号引线插头连接有FPGA模块，FPGA模块通过数据总线连接有双口RAM和智能嵌入式模块；双口RAM的另一端口通过高速并行总线还连接一个模块对外引线插座，以实现和数管枢纽模块的连接。FPGA模块通过在线编程实现不同扩展量信号的处理。
9.如权利要求1所述的方法，其特征在于，所述的信号测试智能处理模块包括模块对外引线插座，模块对外引线插座通过高速并行总线连接双口RAM，双口RAM的另一端口通过数据线分别与智能嵌入式模块、寄存器/驱动器连接，被测的输入信号通过接口信号引线插头送入多路信号切换矩阵，多路信号切换矩阵受到来自于智能嵌入式模块操作的寄存器/驱动器的输出控制；经多路切换模块切换的信号被送到模拟隔离跟随器，模拟隔离跟随器把信号送至模块对外引线插座，以实现与模拟量智能输入输出模块的连接。
10.如权利要求1所述的方法，其特征在于，所述的信号转接调理模块包括和目标系统连接的对外引线插座，来自目标系统的输出信号通过对外引线插座连接到输入信号调理模块，通过输入信号调理模块调理的信号被引到引入转接插座，最后被送往相应的智能信号处理模块，来自智能信号处理模块的信号先进入引出转接插座，信号由引出转接插座引到输出信号调理模块，经过输出信号调理模块调理的信号被送到对外引线插座上，实现和目标系统的连接。
全文摘要
本发明公开了一种基于信号类别的分布式仿真测试系统体系结构的实现方法，采用一台通用PC计算机＋WINDOWS操作系统，该通用PC计算机通过PCI总线连接有数管枢纽模块，数管枢纽模块通过并行高速总线连接有数字量智能输入输出模块、模拟量智能输入输出模块、通讯量全双工智能模块、脉冲量智能输入输出模块、总线量(1553B)智能模块、信号测试智能模块、可扩展的智能处理模块；这些智能模块之间采用同步脉冲信号互连，以实现模块之间的同步工作处理；所有的智能处理模块的输入输出处理信号均连接到信号转接调理模块，通过信号转接调理模块再与目标系统连接。
文档编号G06F11/00GK1949180SQ20061010459
公开日2007年4月18日 申请日期2006年9月18日 优先权日2006年9月18日
发明者杨军一 申请人:中国航天时代电子公司第七七一研究所