专利名称：测试线路布设方法
技术领域：
本发明涉及一种测试线路布设方法，更具体地，有关一种布设电 性连接于相连的电路板与测试电路板间的测试用信号线的方法。
背景技术：
通常， 一般制造电路板的厂商，例如，以常见的主机板(Mother Board,MB)来说，为确保所生产的主机板具备良好的品质特性，均会在 产品出厂前，于该主机板上预留一些供检测其产品特性的待测元件， 并将主机板上的各个待测元件对应电性连接于除错测试(Debug)电路板 的多个测试接点，以使该测试电路板能针对主机板进行各种除错测试 (如元件参数测试、产品功能测试等)，通过除错测试而侦测出所有可 能的错误，以做为进行改善的根据。请参阅图l，在现有技术中，测试电路板12是以共板方式联结于 待测的主机板10，该测试电路板12及主机板10间设有分界标示11。 该主机板IO上具有多驱动端101a、 102a、 103a及与其分别对应的接收 端101b、 102b、 103b;而该测试电路板12上具有多对应于所述驱动端 101a、 102a、 103a及接收端101b、 102b、 103b的测试接点121 、 122、 123。布设测试用信号线的方法是自主机板10上的驱动端101a、 102a、 103a分别引出并布设测试用信号线IOIA、 102A、 103A，并电性连接 至与各该驱动端101a、 102a、 103a相对应的测试接点121 、 122、 123 上；且自上述接收端101b、 102b、 103b上亦分别引出并布设测试用信 号线IOIB、 102B、 103B，并电性连接至与各该接收端101b、 102b、 103b所相对应的测试接点121、 122、 123上，使该驱动端101a、 102a、 103a及接收端101b、 102b、 103b分别通过所述测试用信号线IOIA、 102A、 103A、 IOIB、 102B、 103B相互电性连接于对应的测试接点121、 122、 123上。如此，则电路板IO上的各驱动端101a、 102a、 103a及接收端lOlb、 102b、 103b与相对应的测试电路板12上的测试接点121、 122、 123，得以通过所述测试用信号线101A、 102A、 103A及101B、 102B、 103B而形成完整的导通回路，从而以该测试电路板12对主机 板10进行除错测试，以检验其品质特性。但是，上述测试用信号线的布设方式存在有以下缺失当测试电 路板12对主机板10测试完毕后，若电路板10是无品质瑕疵且需要使 用该电路板10时，便不再需要共板联结于该电路板10的测试电路板 12，必需沿着设于该测试电路板12及主机板10间的分界标示11予以 切割(例如采用V-cut技术)，自电路板10及测试电路板12的顶层切割 掉部分厚度板材后，再将该测试电路板12沿着该分界标示11折断以 脱离该电路板10。于折断该测试电路板12后，前述测试用信号线IOIA、 102A、 103A 及IOIB、 102B、 103B亦被从中切断。由于电路板10上的驱动端101a、 102a、 103a与接收端101b、 102b、 103b是通过所述测试用信号线IOIA、 102A、 103A及101B、 102B、 103B而分别电性连接至测试电路板12 上的测试接点121、 122、 123，因此，将使该电路板10上的驱动端101a、 102a、 103a与对应的接收端101b、 102b、 103b间的电性连接线路形成 断路。因此，于后续使用该电路板10前必须先对该电路板10进行重新 布线，以修复中断的电性连接线路，使该驱动端101a、 102a、 103a重 新电性连接于对应的接收端101b、 102b、 103b。然，重新布线需耗费 相当长的工作时间与制造方法成本，故效率较低。因此，如何克服上述现有技术的缺点，进而提供一种测试线路布 设方法，以使布设在电路板上的驱动端及接收端间的信号线具独立性， 避免因折断测试电路板而导致电路板上的驱动端与接收端间的电性连 接线路中断，并省去因重新布线制造方法而增加的工时及制造方法成 本，以提高效率，实已成为需要解决的问题。发明内容鉴于上述现有技术的缺点，本发明的主要目的在于提供一种测试 线路布设方法，以布设电性连接于共板相连的电路板及测试电路板间 的测试用信号线，并使布设于电路板上的驱动端及接收端间的信号线 路具独立性，避免因折断测试电路板而导致电路板上的驱动端与接收 端间的信号线中断。本发明的另一目的是在于提供一种测试线路布设方法，从而提升 电路板的电性连接品质。本发明的又一目的在于提供一种测试线路布设方法，从而降低产 品的制造成本。为达上述目的及其他目的，本发明提供一种测试线路布设方法， 用于布设电性连接于共板相连的电路板与测试电路板之间的测试用信 号线，其中，该电路板上具有数量相对应的多驱动端及接收端，而该 测试电路板上则设有对应数量的多测试接点，该测试线路布设方法包 括依据驱动端及接收端的对应关系设定起始点及终点，并根据该起 始点及终点的设定于该电路板上布设多信号线以电性连接相对应的各 该驱动端与接收端；以及分别布设自各该信号线引出的测试用信号线， 且分别对应电性连接至该测试电路板上所对应的测试接点。上述测试线路的布设方法还可包括预先设定该电路板的驱动端、 接收端及该测试电路板的测试接点间的对应关系。上述电路板与测试电路板之间是具有一分界标示，以供该测试电 路板于测试完电路板后，可沿该分界标示将该测试电路板折断以脱离 电路板。该分界标示是为一折边划痕，但并不以此为限，其亦可例如 为分界画线。上述测试用信号线是布设于该电路板及测试电路板的底层，以供 厂商配合置制造方法需要而予以切割(例如采用V-cut或其他切割方 式)，自该电路板及测试电路板的顶层切割掉部分厚度板材时，不会损 及布测试用信号线，而使该测试用信号线保持电性连接的完整性，从 而以该测试电路板对电路板进行除错测试(Debug)工作。再者，本发明的测试线路布设方法，其技术特征是于电路板上的 驱动端与其对应的接收端之间布设信号线，通过该信号线电性连接该 驱动端与接收端，并自该信号线上引出并布设测试用信号线，以电性 连接至驱动端与接收端于测试电路板上所对应的测试接点。由此，以 使布设在电路板上的线路具独立性，避免因折断测试电路板而导致电
路板上的驱动端与接收端间的信号线路中断，并省去因重新布线制造 方法而增加的工时及制造方法成本，以提高效率。
图1为现有技术中布设测试用信号线的示意图；以及图2A及图2B为用以显示本发明的测试线路布设方法的示意图， 其中，图2A显示于电路板上布设多电性连接于驱动端与对应的接收端 间的信号线的示意图，图2B显示自电路板的驱动端及接收端间的信号 线上引出并布设测试用信号线，以电性连接至测试电路板上的测试接 点的示意图。主要元件符号说明10、 20 电路板101a、 102a、 103a、 201a、 202a、 203a 驱动端101b、 102b、 103b、 201b、 202b、 203b接收端IOIA、 102A、 103A、 IOIB、 102B、 103B 测试用信号线11、 21 分界标示12、 22 测试电路板121、 122、 123、 221、 222、 223 测试接点201、 202、 203信号线201A、 202A、 203A 测试用信号线具体实施方式
以下通过具体实例说明本发明的实施方式，熟悉此技艺的人士可 由本说明书所公开的内容轻易地了解本发明的其他优点与功效。请参阅图2A及图2B，是为本发明的测试线路布设方法示意图， 本发明的测试线路布设方法是可搭载于一布线软件中，通过该布线软 件于设计一线路时，布设电性连接于共板相连的电路板20与测试电路 板22之间的测试用信号线。如图2A所示，该电路板20上具有多驱动端201a、 202a、 203a及 所述驱动端分别对应的接收端201b、 202b、 203b，而该测试电路板22
是对应于所述驱动端201a、 202a、 203a及接收端20lb、 202b、 203b 具有多测试接点221、 222、 223。且该测试电路板22是以共板方式联 结于电路板20，该电路板20与测试电路板22之间设有一分界标示21 ， 以因应后续制造方法的需要，而可沿该分界标示21以V-cut或其他切 割方式，自电路板20及测试电路板22的顶层切割掉部分厚度板材后， 再将该测试电路22板沿着该分界标示21折断以脱离该电路板20。该电路板20是例如为主机板(Mother Board,MB)，该驱动端201a、 202a、 203a及接收端201b、 202b、 203b是例如为电子元件、晶片及其 他线路等，该分界标示21是为一折边划痕，但并不以此为限，其亦 可例如一分界画线。于电路板20上布设测试用信号线的步骤包括通过布线软件预先 设定该电路板20上的驱动端201a、 202a、 203a及接收端201b、 202b、 203b与该测试电路板20上的测试接点221、 222、 223间的对应关系， 因设定对应关系的方式是为现有布线软件已有的技术，故在此不再赘 述；再将所述驱动端201a、 202a、 203a及对应的接收端201b、 202b、 203b分别设定为电性连接于驱动端与接收端间的信号线的起始点及终 点，并通过布线软件根据起始点及终点的设定，于电路板20上布设电 性连接于该驱动端201a、 202a、 203a与对应的接收端201b、 202b、 203b 间的信号线201、 202、 203。其中，所述信号线201、 202、 203是布设 于电路板20上，具体地，所述信号线201、 202、 203均布设于该分界 标示21临近于该电路板20的一侧。如此，电路板20上的驱动端201a、 202a、 203a及所对应的接收端 201b、 202b、 203b，即可通过上述的信号线201、 202、 203而相互电 性连接，并形成完整且独立的信号传输回路。请参阅图2B，通过布线软件自上述驱动端201a、 202a、 203a与对 应的接收端201b、 202b、 203b间的信号线201、 202、 203上分别引出 并布设测试用信号线201A、 202A、 203A以电性连接至驱动端201a、 202a、 203a与接收端201b、 202b、 203b于测试电路板上所对应的测试 接点221、 222、 223。如此，该测试电路板22上的测试接点221 、 222、 223即电性连接于电路板20上的驱动端201a、 202a、 203a及接收端 201b、 202b、 203b。
于本实施例中，该测试用信号线201A、 202A、 203A是布设于该 电路板20及测试电路板22的底层或临近底层的布线层上，以供厂商 采用例如V-cut或其他切割方式沿着该分界标示21自该该电路板20及 测试电路板22的顶层切割掉部分厚度板材后，不会损及布设于底层或 布线层上的测试用信号线201A、 202A、 203A，而使该测试用信号线 201A、 202A、 203A保持电性连接的完整性，从而以该测试电路板22 对电路板20进行除错测试(Debug)工作。再者，于测试电路板22对该电路板20进行测试后，若经确认该 电路板2()是无瑕疵，且需使用该电路板20时，则该测试电路板22已 完成使命且不起作用，故只需沿着该分界标示21将该测试电路板22 折断以脱离该电路板20，此时该测试用信号线201A、 202A、 203A即 被切断；而电路板20上的驱动端201a、 202a、 203a与对应的接收端 201b、 202b、 203b间的信号线201、 202、 203依然保持完整地电性连 接关系，使该电路板20仍可以正常运作。本发明可避免现有技术在折断测试电路板后，需于电路板上进行 重新布线的缺点，免去重新布线所需耗费的工作时间，而提高工作效 率并同时降低制造方法成本。上述实施例仅为例示性说明本发明的原理及其功效，而非用于限 制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应以 权利要求为依据。
权利要求
1. 一种测试线路布设方法，是用于布设电性连接于共板相连的电 路板与测试电路板之间的测试用信号线，其中，该电路板上具有数量 相对应的多驱动端及接收端，而该测试电路板上则设有对应数量的多 测试接点，该测试线路布设方法包括依据驱动端及接收端的对应关系设定起始点及终点，并根据该起 始点及终点的设定于该电路板上布设多信号线以电性连接相对应的各 该驱动端与接收端；以及分别布设自各该信号线引出的测试用信号线，且分别对应电性连 接至该测试电路板上所对应的测试接点。
2. 根据权利要求1所述的测试线路布设方法，还包括于设定起始 点及终点之前，预先设定该电路板的驱动端、接收端及测试电路板上 的测试接点间的对应关系。
3. 根据权利要求1所述的测试线路布设方法，其中，该电路板与 测试电路板之间具有一分界标示，以供该测试电路板于测试完该电路 板后，沿该分界标示将该测试电路板折断以脱离该电路板。
4. 根据权利要求3所述的测试线路布设方法，其中，该分界标示 是为分界画线及折边划痕的其中之一。
5. 根据权利要求1所述的测试线路布设方法，其中，该电路板与 测试电路板之间具有一分界标示，且该信号线是布设于该电路板临近 于该分界标示的一侧。
6. 根据权利要求5所述的测试线路布设方法，其中，沿该分界标 示将该测试电路板折断以脱离该电路板后，该信号线保持电性连接的 完整性。
7. 根据权利要求1所述的测试线路布设方法，其中，该电路板与测试电路板之间具有一分界标示，而该测试用信号线是布设于该电路板及测试电路板的底层，以于自该电路板及测试电路板的顶层切割掉 部分厚度的板材时，不会损及该测试用信号线而使该测试用信号线保持电性连接的完整性。
8. 根据权利要求1所述的测试线路布设方法，其中，该电路板是 为印刷电路板、封装基板及多层电路板的其中之一。
9. 根据权利要求1所述的测试线路布设方法，其中，该电路板是 为主机板。
10. 根据权利要求1所述的测试线路布设方法，是应用于一布线软 件中，通过该布线软件进行布设多信号线及测试用信号线。
全文摘要
一种测试线路布设方法，是用于布设电性连接于共板相连的电路板与测试电路板之间的测试用信号线，该电路板上具有数量相对应的多驱动端及接收端，而该测试电路板上则设有对应数量的多测试接点，该测试线路布设方法是包括依据驱动端及接收端的对应关系设定起始点及终点，并根据该起始点及终点的设定于该电路板上布设多信号线以电性连接相对应的各该驱动端与接收端；以及分别布设自各该信号线引出的测试用信号线，且分别对应电性连接至该测试电路板上所对应的测试接点；由此避免现有技术因折断测试电路板而导致驱动端与接收端间的信号线路中断。
文档编号G06F17/50GK101145168SQ20061015382
公开日2008年3月19日 申请日期2006年9月13日 优先权日2006年9月13日
发明者周俊良, 冰 韩 申请人:英业达股份有限公司