专利名称：向计算系统提供协处理器的系统和方法
技术领域：
本发明涉及计t^几系统。具体来说，本发明涉及计算系统中处理器、协处 理器或加速器的使用。更加具体来说，本发明涉及包括用，配处理器的适配 器的计算系统，其中该处理器可能是中央处理单元、在下文中"CPU"、禾口/或 计算机系统主板上的处理器插槽的协处理器。通过转换器设备的使用实现这 种适配，在一个实施例中，该转换器设备包括现场可编程门阵列、在下文中 "FPGA"，该现场可编程门阵列允许利用插槽(socket) j顿处理器和/或协处 理器，该插槽并非专门被设计用来直接与该类型的处理器和/或协处理器进行操 作。
背景技术：
计算机系统通常包括带有插槽的主板。主板上的插槽和相关的支持电路/ 设备被设计用于向CPU提供功率和信号输A/输出，该CPU具有一系列预先定 义的操作参数，所述操作参数用于与计算机的插槽和其它设备的适当操作或通 信，如在本领域所公知的。
有些时候希望给计算机系统提供额外的功能/能力或性能，并且因此给主 板提供用于典型地通过"扩展槽"来接收附加设备的装置。借助于这些扩展槽 加至l住板上的设备经由标准总线进纟彌信。扩展槽和总线被设计用于接收和提 供一系列设备的 传输，但具有众所周知的设计局限性。
一种类型的对计算机系统的增强包括协处理器的添加。在现有计算机系统 上使用协处理器的挑战包括提供物理空间以添加协处理器、给协处理器提供 功率、为协处理器提供存储器、驱散由协处理器所产生的额外的热量、以及提 供通向禾睞自协处理器的信息用的高速管道。
如若替换插槽则需要替换主板，在不替换插槽的情况下，目前不能将CPU 改变成针对其插槽未被设计的一个，这在提供并非最初所设计的系统的特征、 功能、性能和能力方面可能是期望的。OT协处理器的情况下不 接受已知扩 择的设计局限性，则不能够实施这样的升级以及性能的增强。
为了减少计算机机壳所需的空间，目前的计算机系统的外^向于以小的
台面面积(footprint)被设计。相tlt也，在当前主板上或周围不容易找到空间，
其趋向于以紧凑的形式被设计，不仅节省空间，而且最小化信号必须运行的距 离以使系统速度最大化。增加系统密度趋于使移除由系统部件所产生的热量的 难度增加。在不替换主板或进行实质性的重新设计的情况下，提供存储器、功 率以及通向和来自协处理器的高速总线，就是一个客妙卜的设计挑战。
因此，目前结合当前的CPU或这种协处理器的计算机系统从开始被设计 用以结合CPU或协处理器或者容忍协处理器的添加，这导致上面所述的设计 折衷，例如包 誕过PCI^M提供的。
FPGA加速器和因此包括酉浏物的类似物、例如专用集成电斷ASIC)在高 性能计算领域中是公知的。Nallatech(见www.nallatech扁)是樹共FPGA加速 器板的几个提供商的实例，该FPGA加速器板能被插接入标准的计算机系统。 这些板被離以符合用于插A^板的工业标准1/0 (输A/输出)接口。
这类工业标准的例子包括PCI (外围部件互连)和它的派生、例如PCI-X和PCI-Express。 一些计Ml系统llf共商、例如Cray, Inc.,(见www.cray.com) 提供通过专有的接口与CPU相连接的内置式FPGA协处理器。
FPGA育,对基于传统处理器的计算系统提供显著的性能提升。可将软件 下载到CPU (处理器)来执，刊寺定的任务，同样地可将嵌入到硬件设备中的"固 件"或软件下载到FPGA中来执行特定的任务。关键差异在于软件和FPGA 固件之间的差异。软件包括一组预先定义附旨令，所述指令能在预定义的硬件 引擎(CPU)上运行。另一方面，FPGA固件能定义定制的硬件引擎并提供一组 能在该引擎上运行的定制附旨令。这种灵活性使FPGA能实现优化的硬件引擎 来执行特定的任务，从而提供大大促进CPU功能和计算机系统总体性能的潜 力。
典型的FPGA加速器板包括下面基本部件FPGA、 FPGA固件存储器、 娄媚存储器、通往一个或多个CPU的高速接口和FPGA支持电路、也就是功 率调节器和时钟发生器。通往CPU的高速接口典型地是XMk标准I/O接口，例 如PCI。在5见有技术中，可将所有，部件集成到标准PCI之上，或其它的、插入式板之上。如上所述，设计和，这样的插入式板的工程问^t一涉及到
电源以及I/O接口(PCI或其它)能否为FPGA板供应恰当的功率电平(电压和
电流)。另外一个工程问题涉及到物理空间和计算机系统机箱能否容纳插入式
板。再另一个问题涉及散热和计算机系统机箱能否提供充足的气流以冷却FPGA 板和其它必要的硬件。这些问题导致将FPGA板的j顿限帝赃该类计^m系 统，其中该类计對几系统具备恰当的能力。本发明是令FPGA可用于广泛范围 的计算机系统的一种解决方案，其中所述计算机系统包括那些不能提f^f展槽 的高密度片式(blade)系统。
存在用于将协处理器和不同的CPU结合到现有计算机系统中的致力于上 述缺陷的需求。本发明满足了这样的需求。
发明内容
FPGA加速器或协处理器在高性能计算领域中是公知的。本发明描述了一 独创性的解决方案，其能让FPGA和类似物容易地集成到标准的计算机系统 中。侈洳在不对现有的硬件进行修改和不需要计^t几BIOS的较大改动的情况 下就能让FPGA和其它处理器和协处理ll^成至诉示准计^m系统中的系统和方 法也包括在本发明中。本发明预期Mli槽适配器和I/O转换器将CPU与未 被设计用艇行该CPU的插槽进行适配。因此，本发明相对于I/0接口的插入
式板的当前方法具有明显的优势。
为了本申请的目的，术语"处理器"和"CPU"都指中央处理单元，并 预期计算中所使用的所有类型的主要的处理器。术语"FPGA"指现场可编程 门阵列，并预期任何半导体设备，所述半导体设备可被编程以对执行不同功能 的硬件引擎进行定义。术语"服务器"包括多CPU系统。术语"PCB"指印 刷电路板。术语"主板"指被设计具有接收CPU的插槽的倒可PCB，其包括、 但不局限于工业标准PC禾P服务器主板、处理片和其它定制的CPU平台。术语 "ATX "是PC (个人计算机)主板标准。请参见 http:〃formfactors.org/developer/specs/stx/stx2_l.pdf，其31M引用在此被纟内入。处 理器也可指任何主要的CPU或者多CPU中的一个。协处理器可指任何可被编 禾M^执行不同功能的集成电路设备。协处理器可包括DSP、 FPGA和ASIC。 术语"ASIC"指专用集成电路，其是特定用途的硬件引擎。术语"DSP"指 用于数字信号处理的特定的软件可编程CPU。术语"I/O转换器"可指半导体设备，其处于用于连接到处理器插槽的本发明适配器上，并执行桥接插槽和通 过适配器附至U其上的任何设备的功能，例如没有明确为其设计插槽的处理器或
者协处理器。例如，I/O转换器可为FPGA的鄉或部分，或者为ASIC的全 部或部分。
如今个人计t^几(PC)和多CPU计穀几服务器通常被，在"主板"之 上。主板是大的PCB，其包括所有的存儲器和I/0接口；并包括一个或多个插 槽；每一个都用于接收CPU。这些主板是依照工业标准被離的，例如基于Intel x86的CPU的ADC标准。这些主板使用用于CPU的标准插槽，例如用于Intel Xeon CPU的Socket-604和用于AMD Opteron CPU的Socket-940。这些主板和 插槽的规范对公众来说可以自由获取的。在主板上，每个CPU插槽都与存储 器、以及包括CPU的电源的所有其它支持电路相连接。在本发明中，构造具 有I/O转换器和支持电路的适配器板，以供给标准CPU插槽的现有物理和电特 'feS规范，并利用其进fi^信。
如之前戶舰，存在涉及I/O接口插A^板设计的显著工程问题。目前这些 问题将这类板的配置限制成计算机系统的某个子集。本发明将能使处理器、协 处理器(如CPU和FPGA)在可利用一个或多个标准CPU插槽的计^n系统 的一个更宽范围集中被配置。根据本发明的适配器板还能使用对于插槽来说可 用的主板资源，例如在主板上的存储器和通向其他设备的接口。这极大地简化 了适配器板的设计并也极大地降低了成本。所以本发明将能在广泛类型的计算 机系统中以低成本配置不同的处理器、协处理器，如FPGA。
在本发明的一方面，樹共了 PCB适配器板，戶JM PCB适配器板被配置、 定尺寸和形状以便以与在其第一面上的标准CPU插槽通信的方式被接收和放 置。适配器板的第二面包,接，所述连接被配置、定尺寸和形状以便连接到 或者与I/O转换器、以及一个或多个处理器、和协处理器(如FPGA设备)通 信。适配器上的电路允许I/O转换器和处理器或协处理器(如FPGA设备)由 适配器供电并通过该适配器通信，并且从而与在计算机主^Ul与CPU插槽通 信的其他设备进行通信。
本发明的一方面提供了在具有一个或多个CPU插槽的计算机中使用的适 配器板，其包括具有第一面和与第一面相对的第二面的印刷电路板。多个第 一连接器被布置在第一面上，其被配置用于与CPU插槽连接并通信。多个第二连接^l皮布置在第二面上，其被配置用于与I/O转换器相连接；以及电路与 印刷电路板相关联，其中印刷电路板连接多个第一和第二连接器以使其彼此之 间通信。多个第二连接器还接收一个或多个处理器和协处理器。
本发明的进一步方面可选择地提供管脚基底，其以与印刷电路板下侧相邻 的方式被布置。第二连接器可包括焊球，所述焊球被布置以可操作地将印刷电
路板连接到协处理器。所述电路可包括多个轨迹(trace)。所述电路可包括用 来支持协处理器功能的支持设备。所述支持设备可能包括一个或多个RAM、 ROM、 PLD设备、功率调节器、和振荡器或其它频率基准。该适配器板可以 被定尺寸和形状以容纳散热器。该适配器板可被定尺寸和皿以被接收在CPU 插槽中。第一连接器可包括多个延伸穿过管脚基底的管脚。每个管脚端接于 与印刷电路板下侦湘邻的焊盘，并可操作i鹏接到电路。
本发明的另一方面提供适配器板，其用于向计算机提供一个或多个处理器 和协处理器，其中，该计算机有一个或多个CPU插槽，包括具有第一面和与 第一面相对的第二面的印刷电路板。多个第一连接器被布置在第一面上，第 一面被配置用以与CPU插槽连接并通信。I/O转换器可操作i鹏接到印刷电路 板并被提供与多个第一连接器通信以CPU插槽和适配器上的一个或多个处理 器和协处理器之间,。
本发明的另一方面劍共了包括第一连接器的管脚基底，所述管脚基底以与 印刷电路板下侧相邻的方式被布置。可提供第二连接器，所述第二连接器包括 焊球，戶腿焊球被安置用以可操作地将印刷电路鹏接到I/O转换器和处理粼 协处理器。该I/0转换器雌地是FPGA。该协处理器可以是例如FPGA、 DSP 或者ASIC。所述电路可操作地连接第一和第二连接器。所述电路可包括用来 支持I/O转换器、处理器和/或协处理器功能的支持设备。所述支， 备可能包 括一个或多个RAM、 ROM、 PLD设备、功率调节器、和振荡器或其它频率基 准。该适配器板可被定尺寸和形状以容纳散热器。该适配器板可被定尺寸和 形状以被接收在CPU插槽中。第一连接器可包括多个延伸穿过管脚基底的管 脚。每个管脚端接于与印刷电路板下侧相邻的焊盘并通过印刷电路板上的电路 可操作iiki^t到协处理器。
本发明的另一个方面提供一种包括一个或多个CPU插槽的计算机系统， 其包括布置在一个或多个CPU插槽之一中并与之可操作通信的适配器板。I/O
9转换器被布置在该适配器板上，并且电路可操作地将与该适配器相连接的处理
器和域协处理器连接到插槽连接器。协处理器可为KPGA或DSP或ASIC。该 适配器板可进一步包括支持处理器或协处理器功能的支持设备。
本发明的另一个方面提供一种具有两个或多个CPU插槽的计算机系统， 包括布置在两个或多个CPU插槽之一中的适配器板。I/O转换^l皮布置在该 适配器l肚，并且电路可操作地将该I/O转换器连接到两个或多个CPU插槽之 一。该I/O转换器可以是FPGA的形式。该适配器板可进一步包括支持附在其 上的处理器和/或协处理器功能的支持设备。
本发明提供了前述的和其他的特征，并且结合附图从本,实施例的以下 详细描述，一步明白本发明的优点。该详细描述和附图只^t本发明进行说 明，并不对本发明的范围进行限制，本发明的范围是由后附的权禾腰求和它的 等效物来限定的。
图1图示了在计算机中主板和根据本发明的适配器板的一个实施例的框图。
图2图示了与插槽相连接的适配器板的另一个实施例的顶,鹏图。
图3图示了图2的适配器板的横截面侧视图。
图4图示了插槽和适配器板的另一个实施例的透视图。
图5图示了本发明的适配器板的横截面侦舰图。
图6根据本发明图示了适配器板、插槽和散繊的横截面顶舰图。
图7根据本发明图示了适配器板的底视图。
具体实施例方式
在最常见的实施例中，本发明预期一种适配器板，所，配器板被配置以 连接到计算机主板的CPU插槽，并且包括接收I/O转换器的连接，该I/0转换
器运行来桥接功能或操作或者使插槽和在其相对面上的处理器和/或协处理器之 间的操作条件相符合。在图1中图示了这^ig配器板100的一个例子。在使用
中，该适配器板腦与主板ioi上的插槽120 (见图2)相连接，戶;Mi板ioi
构成计算机103的部分(不按比例)。
所示的适配器板100包括I/O转换器105。该适配器板100包括与I/O转 换器105相连接的处理撒协处理器102，该I/O转换驗插槽120和处理^/协处理器之间形成了桥接或可操作的适配功能。设备102可能是CPU、或比如 FPGA或ASIC等等的协处理器、或其组合。
I/O转换器105可以是协处理器102的一部分。在一个实施例中，I/O转 换器105和协处理器102的功能结合在单个FPGA中。
适配器板100包括支持部件104，其连接到适配器板并与处理默协处理器 102和I/O转换器105通信以支持其功能。对适配器板100进行尺寸设定、形 状设定和配置，以便当处理默协处理器102附着在其上时以及当适配器板100 与主板101上的CPU插槽(见图2)相连接时會,操作。
支持部件104可以包括ROM 106 (只读存储器)、RAM 108 (随机存取存 储器)、PLD 110 (可编程逻ll^件)和振荡器126或其它频率基准。用于操作 处理默协处理器102和I/O转换器105所期望的其它部件是如通过特定硬件的 具体要求所需要的那样来樹共的。适配器板100的设计细节处于本领域普通技 术人员的知识之内，该普通技术人员能够通过I/O转换器105和其它电路将处 理徵协处理器102和其它部件104合并到特定插槽120 (见图2)中，并m共 与其的通信。
如上面戶脱和在图1中所示，适配器板腦可包括对处理激协处理器102 和I/O转换器105操作所必要的支持电路104。支持电路104可包括用于产生 时钟、存储固件和重亲碟载固件到处理默协处理器102和I/O转换器105的设 备。处理徵协处理器102和I/O转换器105也可使用对于CPU来说可用的主 板101的资源(未示出)。这可以包括对至主存储器114的接口、和至其它CPU 或主板101上其它设备的接口 118的使用。如在本领域中公知的，还可以包括 功率调节设备107，以便如所需要的那样向^设备102、 104、 105提供适当 的功率电平。
转到图2和图4，在顶视图中示出适配器板腦与插槽120相连接并与其 通信，其中该插槽120最初打算供CPU使用。示出插槽120带有插槽凸轮杆 122，用于一旦适配器板謂连接到插槽120，贝鹏保该适配器板腦在适当的 位置。示出插槽120连接到主板101的表示的一小部分上。
在目前优选的例子中，适配器板100是针对Socket-940 (插槽940)(请见 http:〃www.amd.com/us-en/assets/content type^white papers and tech docs/25766.pdf 禾口 h邵:〃www.amd.com/us-en/assets/content typ^white papers and techdocs/31412.pdf，雜雌过弓间被纳入)而设计的，最初是针对AMDOpteron CPU而设计的。本例也将协处理器和I/O转换器实现为单个设备。应当理解的 是，本发明预期针对任何CPU插槽所设计的适配器板，并且不受本例子的限 制，并预期用于其的任何处理器和/或协处理器的适配。然而，目前本例子是 {腿的，因为AMD开放了总线体系结构，其j顿超^ll总线(Hypertransport bus)规范C请参见http:〃www.hypertransport.org/tech/tech specs.cfin，其在此通 过引用被纳入)，这在没有对任何专有的总线体系结构的逆向工程(reverse engineering)的情况下，允许对本发明为lt爐行修改。另外，目前本例子是优 选的，因为通常所期待的协处理器的解决方案是FPGA，其能整体适应I/O转 换器。
代替CPU，这样的适配器板100可插入标准主板101CPU插槽120。在使 用中，将适配器板100上的I/O转换器、处理器/协处理器102/105连同支持电 路104插入主板101上的插槽120。在本例所包括的支持电路104是RAM 108、 振荡器126、 PLD110和ROM106。
对于调节例如来自插槽120的功率112来说可能还需要其它支持设备 107。在本例中，来自插槽的主要功率源是通常称为CPU "核心"电压的。希 望经由一组数字值由CPU对该供应上的所希望的电压电平进行编程。M插 槽的此种特征，可利用电阻器或在适配器板謂上的其它體设定所期望的电 压。在适配器板100上所需的其它功率轨育嫩MM的电压调节器从该供应 (supply)中得到，其技术普遍地被应用于工业。另外，在插槽上可能有额外 的电源可用，例如存储器接口电源，其育喧接或舰修改而被适配器謂利用。
本例适配器板謂与主板BIOS具有某一妊作用。连接至鹏传输总线的 设备经历发现(discovery)过程，其中BIOS询问所附着的设备来确定它们的 功能和资源需求。 一些BIOS只希望掛曹中的适当的CPU，并且如，到不希 望的设备时，则将停ih^统启动过程。这类BIOS可被稍加修改以忽略适配器 板不是所预期的设备的该事实。 一旦系统启动，可以使用，的系统软件来配 置适配器板100来舰。
当与主板101通信时，适配器板100能在处理器/协处理器102/105和主板 101之间Mil I/O转换器102/105经由插槽120实现电连接。这些连接将使处 理器/协处理器102/105育&i方问打算由CPlH顿的主板101资源。这些资源(未器、监控电路(比如JTAG,、 I2C)和如本领域中所 公知的其它资源。下面将iti^接器的细节和实例。
这样的适配器板100将^^地符合在标准主fei:允许用于CPU的空间的 物理尺寸和形状。转向图3，适配器板訓的尺寸和皿预期容纳散热器130， 所述散热器通常安置在CPU的顶部用以冷却的目的。工业标准或定制的散热 器130可安装在适配器板100上方和处理器/协处理器102/105上用以散热。
所示的实施例的其它方面包括适配器板謂，BTOi配器板安装并连接到 插槽120，并禾佣插槽凸轮杆122锁定在适当的位置上。适配器板100包括处 理器/协处理器102/105和支持部件104。适配器板100以fflil管脚基底(pin base) 132或类似的元件与插槽120相通信的方式被附着和连接。
任何本领域的普通技术人员,以实现这种适配器板100及相关f^;件的 设计、以及插槽120的规格的适配。这种板的构造也很好地被理解，并且在这 ^4页域有一些专业的提供商，例如ISI和Emulation Technology。所描述的实施 是一些可能中的一个，并只是作为说明而使用。本发明预期一种适配器板， 可包含一个或多个处理器/协处理器以及包括I/O设备的相关支持电路，该I/O 设备用于桥接由插槽所提供的特定环境和适配器上任何处理器/协处理器的要求 和操作参数。这些板可被建造以插入任何的CPU插槽中。有利的是，M使 用I/O转换器来使适配器上IC的操作条件与插槽适配，适配器使有可能在任何 插槽中鹏任何CPU或协处理器。
在图5、 6和7中图示了详细解释如何在本适配器板100和计算才几处理器 插槽120之间te^接的雌机制。例如，适配器板100可包括在它的顶面140 上的组合的I/O转换器/协处理器102/105和相关的支持部件104。组合的I/O 转换器/协处理器102/105和相关的支持部件104可舰多个焊球134连接妾隨 配器板100上，如在本领域所公知的那样。可相邻地并且与共组合的I/O转换 器/协处理器102/105相接角肚也安置散热器130 (见图6)。
适配器板腦可与管脚基底132相连接。管脚基底132包括管脚136，所 述管肚院过并延伸到管脚基底下面。管脚136被安置、定尺寸和微以被接收 在插槽120中，并用插槽凸轮杆122锁定在^M的位置上。管脚136的顶端端 接于焊盘138，当M外IK适配器板底部142上的电连接或车tt (未示出) 接触焊盘时，焊盘使适配器板100与插槽120进t预信。设想用于将组合的I/O转换器/协处理器102/105以电和物理方式连接到适配器板100、和将适配器板 以电和物理方式连接到插槽120的其^M当装置。
这里所说明的一些实施例被设计以在具有两个或多个CPU插槽的计算机
中提供协处理器，其中适配器板和组合的i/o转换器/协处理t^皮配置以aa插
槽操作，所述插槽最初打算接收两个或多个CPU之一。本发明的其他实施例 预期在单一的主板插槽中使用适配器板来接收CPU和协处理器。
应当理解的是，，实施例、可替代的实施例和特定的例子的以上描述是 以说明性而不是限制性的方式给出的。例如，这里描述的特征能被合并到带有 用于CPU的一个或更多插槽的计算机的任何变型中。可以在不脱离本发明精 神的情况下进行在本实施例的范围内的许多变化和修改，并且本发明包括了所 有这样的变化和修改。
权利要求
1、用在具有一个或多个CPU插槽的计算机中的适配器板，包括印刷电路板，其包括第一面和与第一面相对的第二面；包括多个第一连接器的第一面，其被配置用以与CPU插槽连接并通信；包括多个第二连接器的第二面，其被配置用以与I/O转换器设备以及一个或多个处理器和协处理器相连接；与第二连接器相连接的I/O转换器设备；以及与印刷电路板相关联的电路，其中该印刷电路板连接多个第一和第二连接器以使在其之间通信。
2、 权利要求l的适配器板，其中，I/O转换器设备是FPGA或ASIC的全部或者一部分。
3、 权利要求1的适配器板，进一步包括管脚基底，其以与印刷电路板的 下侧相邻的方式被布置。
4、 权利要求l的适配器板，其中，第二连接器包括焊球。
5、 权利要求4的适配器板，其中，安置一部分焊球用以可操作地将印刷 电路板ii接到协处理器上。
6、 权利要求4的适配器板，其中，安置一部分焊球用以可操作地将印刷 电路板连接到处理器上。
7、 权利要求4的适配器板，其中，安置一部分焊球用以可操作地将印刷 电路板连接到CPU和协处理器上。
8、 权利要求l的适配器板，其中，该电路包括多个$爐。
9、 权利要求8的适配器板，其中，该电足^括用来支持协处理器功能的 支持设备。
10、 权利要求9的适配器板，其中，所述支持设备包括一个或多个RAM、 ROM、 PLD设备、功率调节器、和振荡器或其它频率基准。
11、 权利要求l的适配器板，其中，该适配器板被定尺寸和形状以容纳散 热器。
12、 权利要求1的适配器板，其中，该适配器板被定尺寸和开邻以被接收 在CPU插槽中。
13、 权利要求3的适配器板，其中，第一连接器包括多个延伸穿过管脚基 底的管脚。
14、 权利要求13的适配器板，其中，針管脚端接于与印刷电路板下侧 相邻的焊盘，并可操作地与电路相连。
15、 权利要求1的适配器板，其中，I/O转换器设备和协处理m皮组合成 糊勺设备。
16、 用于向计算机^j共协处理器的适配器板，其中该计^m具有一个或多个CPU插槽，包括印刷电路板，其包括第一面以及与第一面相对的第二面； 多个布置在第一面上的第一连接器，所述第一面被配置用以与CPU插槽 连接并进 信；协处理器，其可操作地连接到印刷电路板并被提供与多个第一连接器通信。
17、 权利要求16的适配器板，其进一步包括包含第一连接器的管脚基底， 该管胆瞎底以与印刷电路板下侧相邻的方式被布置。
18、 权利要求16的适配器板，其进一步包括第二连接器，该第二连接器包括被安置用以可操作地将印刷电路丰腿接到协处理器的焊球。
19、 权禾腰求16的适配器板，其中，协处理器是FPGA。
20、 权禾腰求16的适配器板，其中，协处理器是DSP。
21、 权禾腰求16的适配器板，其中，协处理器是ASIC。
22、 权利要求16的适配器板，包括可操作i鹏接第一和第二连接器的电路。
23、 权利要求22的适配器板，其中，该电路包括用来支持协处理器功能 的支持设备。
24、 权利要求23的适配器板，其中，戶，支持设备包括一个或多个RAM、 ROM、 PLD设备、功率调节器、和振荡器或其它频率基准。
25、 权利要求16的适配器板，其中，该适配器板被定尺寸和形状以容纳 散热器。
26、 权利要求16的适配器板，其中，该适配器板被定尺寸和幵邻以被接 收在CPU插槽中。
27、 权利要求17的适配器板，其中，第一连接器包括多个延伸穿过管脚 基底的管脚。
28、 权利要求27的适配器板，其中，每个管脚端接于与印刷电路板下侧相邻的焊盘，并通过印刷电路社的电路可操作土鹏接至咖、处理器。
29、 包括带有CPU插槽的主板的计算机系统，包括适配器板，其被布置在CPU插槽中并可操作地与该CUP插槽通信； 处理器和协处理器，其被布置在适配器fei:并通过I/0转换器与插槽通信。
30、 权利要求29的计算机系统，其中，协处理器和I/0转换器是FPGA。
31、 权利要求29的计算机系统，其中，适配器板进一步包括用来支持协处理器功能的支持设备。
32、 具有两个或多个CPU插槽的计^m系统，包括适配器板，其被布置在两个或多个CPU插槽中的至少一个中，^g配 器板都包括处理器和协处理器中的一个或二者、和I/O转换器，以适i^t也允许 在具有直接与^接的适配器的插槽之间通信。
33、 权利要求32的计算机系统，其中，协处理器和I/O转换^l皮组合在 FPGA中。
34、 权利要求32的计算机系统，其中，适配器板进一步包括用来支持协处理器功能的支持设备。
35、 包括带有CPU插槽的主板的计算机系统，包括适配器板，其被布置在CPU樹曹中并可操作地与该CPU插槽通信； 处理器，其被布置在适配器fei:并M使处理器功能与插槽适配的VO转 换器与插槽通信。
全文摘要
本发明涉及具有常规CPU的计算系统，其中该常规CPU与以FPGA(现场可编程门阵列)实现的协处理器或加速器相耦合。根据本发明的系统和方法的一个实施例包括FPGA加速器，其中通过提供被配置以在标准CUP插槽中使用的适配器板来在计算机系统中实现该FPGA加速器。
文档编号G06F13/14GK101542453SQ200680001767
公开日2009年9月23日 申请日期2006年1月4日 优先权日2005年1月5日
发明者G·A·芬利, J·B·本鲍夫, N·A·伍兹, R·V·C·钱德兰, R·科诺诺夫 申请人:极端数据公司