专利名称：在co期间的自刷新机制的制作方法
在co期间的自刷新机制
背景技术：
2004年9月2日发布的高级配置和电源接口标准Rev 3.0 ("ACPI")提供了用于硬件部件的操作系统控制的接口 ，从而能进 行灵活的电源管理 ACPI.提供一 种通过在需要时将不用设备转变到 较低功率状态并可将整个系统-没在低功率休眠状态而保存能量的方 10 法。根据ACPI标准的计算机系统可降低至较少活动部件(如显示屏 或硬驱动器)的功率，或可将可用设备开启或关闭。ACPI标准因此 定义一种使兼容ACPI的操作系统能控制兼容ACPI的硬件平台以及 与兼容ACPI的硬件平台通信的接口机制。
根据ACPI标准，处理器功率状态(Cx状态)是处理器功耗和热 15管理状态并且还可在全局工作状态GO内得以定义。Cx状态包括CO、 Cl、 C2、 C3直到Cn。而且，Cx状态具有在下文中简单定义的特定进 入和退出i吾义。
根据ACPI标准，处理器可在它处于CO处理器功率状态时执行指 令。在Cl功率状态中，硬件延迟时间足够低，使得操作软件在决定是 20否使用它时不用考虑状态的延迟时间方面。如标准所定义的，该状态
C2功率状态在Cl状态之上提供了改进的功率节省。该状态的最 差情况的硬件延迟时间由ACPI系统固件提供并且操作软件可使用该 信息来确定何时应当使用C1状态而不是C2状态。也如标准所定义的， 25C2状态除了将处理器放在非执行功率状态之外没有其他软件可见的 影响。
C3功率状态在Cl和C2状态之上提供了改进的功率节省。该状 态的最差情况的硬件延迟时间由ACPI系统固件提供并且操作软件可
使用该信息来在状态之间进行确定。当在C3状态中时，处理器的高 速緩存维持状态但却忽略任何窥探，并且操作软件负责确保高速緩存 维持一致性。对于各Cx状态的更加详细的定义，请参见ACPI标准的 8.1部分处理器功率状态。 5 动态随机访问存储器(DRAM)是用来存储信息的典型存储器。
DRAM由存储器单元阵列/矩阵构成，其中各存储器单元可耦合到多 个读出放大器、位线和字线中的一个。存储器单元矩阵还可被细分成 许多存储体。
DRAM存储器单元由单个晶体管和电容器构成。在DRAM存储
10 器单元中存储的电荷由于泄漏电流而衰弱并且信息最终丟失，除非电 荷被周期性地刷新。因为电荷必须被周期性地刷新，所以该存储器被 称作动态的。示例刷新操作包括存储器控制器从单元阵列读取数据并 将该数据重写在单元阵列中、将存储器单元中的电容器刷新到先前电 荷。同步DRAM (SDRAM)当前支持自刷新。自刷新是一种由存储器
15 而非存储器控制器执行的刷新操作。在自刷新期间，存储器可使用内 部振荡器以产生刷新周期从而维持存储器单元中存储的数据。
在自刷新中的存储器耗费较少功率，但是存在恢复正常操作的相 关联的退出延迟时间。因为性能取决于存储器访问时间，所以当存储 器控制器清楚处理器需要它时需要多长时间准备就绪并唤醒存储器
20 时性能得以提高。
常规的功率节省方法是快速存储器功率管理(RMPM)。 RMPM是 存储器控制器中通过检查处理器利用率来节省平台功率的特征。如果 与存储器控制器耦合的处理器处于C2-C4 ACPI状态，则它可能未访 问存储器，从而允许存储器进入自刷新。存储器控制器还可关闭与读
25 /写存储器相关的逻辑以便节省功率。功率可由于在该状态期间控制器 上的时钟门控和延迟锁定环(DLL)处于关闭的程度而被节省。
DRAM行功率管理(DRPM)是另一种用来降低功率需求的方法。 在DRPM中，存储器行可在正常操作期间基于存储器的该行的空闲状
况而被降低功率。如果行的页在功率降低时都被关闭，则设备可进入 活动的功率降低状态。如果页在功率降低时保持打开，则设备可进入 预充电功率降低状态。
通常，存储器仅仅在由处理器明确地通知处理器将不活动时(比
5 如处于ACPI状态C1、 C2和C3中)进入自刷新。在C0期间，处理 器不会明确地指出它将不活动。所需要的是一种方法和装置，用来在 未明确地通知耦合的部件未处于完全活动时进入自刷新。
10 本发明的实施例可通过参考附图阅读公开的内容而净皮最好地理
解。其中
图1是说明计算机系统示例的框图。
图2是说明根据一个实施例的计算机系统中的芯片组示例的框图。
15 图3是说明用于降低存储器或图形控制器的功耗的示范实施例的
状态图。
图4是说明根据一个实施例、用于降低存储器和图形控制器的功 耗的过程的示例的流程图。
20
具体实施例方式
在以下描述中，陈述了大量的特定细节。然而，应当理解，本发 明的实施例可在没有这些特定细节的前提下被实施。在其他实例中， 公知的电路、结构和技术没有神皮详细示出以不致妨碍对描述的理解。
在说明书中，对"一个实施例"或"实施例"等的引述意味着结 25合该实施例描述的具体特征、结构或特性包括在本发明的至少一个方 面中。词组"在一个实施例中"在说明书各处的出现并不一定都指相 同的实施例。
^Hf了多种方法和装置用于控制计算机系统的功耗。在示范实施
例中，当计算机系统的处理器是在常失见功率才莫式中时，可以对与处理 器耦合的存储器的一个或多个部件并对具有与向存储器进行请求相 关联的控制器的其他系统部件降低功耗。实施例可通过计算硬件状态
5 的前提下进入较低功率状态。
图1是说明计算机系统示例的框图。计算机系统100可包括系统
存储器115可通过总线25耦合到的处理器、中央处理器单元(CPU) 等105。计算机系统100还可包括显示单元125,比如液晶显示器 (LCD)、等离子屏、阴极射线管(CRT)、投影屏等。在显示单元
10 125上显示的包括图形、文本、图像等的信息可由图形控制器(比如 芯片组，其未示出)控制。计算机系统100可包括字母数字输入设备 120、光标控制设备124和磁盘存储器130。
磁盘存储器130可包括机器可读介质(未示出)，其上存储了实 施本文描述的一些实施例的一组指令(如软件应用)。指令可完全地
15 或至少部分地驻留在主存储器115内和/或处理器105内。还可从连接 到一个或多个网络的网^4矣口设备135发送或接收指令。可使用一个 或多个电池通过交流(AC)电源或通过直流(AC)电源对计算机系 统100供电。此外，系统100可以;O良务器并可包括多个存储器115 块、多个处理器105、图1中块的任何子集，或者甚至可包括其他部
20 件。
尽管并未示出，但是总线25可包括地址总线、总线控制信号和 数据总线和/或甚至在所有存储器访问请求之间进行仲裁的存储器控 制器中的一个或多个。处理器105可控制总线25,因此在输入/输出 (I/O)设备之间的通信可能需要处理器105参与。 25 此外(未示出)，在计算机系统100中可能存在其他控制器，其
能够在进行对存储器115的访问请求时与处理器105进行轮换。这可 使得控制器能够在处理器105的最小干预下驱动总线25的地址总线 和控制信号。作为示例，处理器105可以忙于执行其他不需要总线25的任务，或处理器105可以空闲在低功率状态。控制器可包括其自己 的处理器或微处理器或引擎来生成对存储器115的请求。示例控制器 包括以太网控制器、通用串行总线(USB)控制器、声音换能器控制 器、图形控制器等。 5 出于解释的目的，该描述提供了示例集成图形控制器作为能够具
有以下功能的控制器能够通过监视硬件中的状态而不需来自OS或 连接的一个或多个处理器的明确指令来检测将存储器置于自刷新状 态的时才几。
此外，示例将被说明为将存储器置于自刷新中而不会由处理器明 10 确地告知有关处理器的功率状态。除了存储器中的功率节省外，存储 器控制器可基于相同的机制和方法节省功率。本领域技术人员将认识 到说明还可应用到其他控制器。
此外，随着技术的改变，控制器可嵌入在处理器中或甚至在存储 器中，即，功能性可在硬件实现，但是实施例可以不限制于此并可应 15用于在各种硬件配置中分布的功能性。
图2是说明根据实施例的计算机系统200中的芯片组示例的框 图。计算机系统200可包括处理器105和芯片组210。芯片组210有 时在本文中称为更通用的描述符电路210。计算机系统200还可包括 存储器115。在实施例中，芯片组210可以是集成图形芯片组，比如 20 来自位于美国加州圣克拉拉的荚特尔公司的Intel 845G集成图形芯片 组。
而且，芯片組210可包括集成图形控制器212以提供图形/视频支 持。芯片组210还可包括图形接口 222、例如加速图形端口 (AGP) 接口，以便支持用于高级图形能力的外部图形控制器(未示出)。外 25部图形控制器可包括存储器。
芯片组210还可包括与存储器115接口的存储器控制器213,以 便满足来自处理器105的读/写请求。存储器115例如可以是动态随机 访问存储器(DRAM)、同步动态随机访问存储器(SDRAM)、双数据速率(DDR) SDRAM 、 DDR2 SDRAM等。
芯片组210还可包括与外围设^(未示出展口的I/O控制器214。 尽管图2将处理器105说明为与图形控制器212不同的才莫块，但是处 理器105、图形控制器212以及1/0控制器214中的一个或多个可实 5现在一个才莫块中或在多个才莫块中。如上所述，例如，存储器控制213 的功能性可集成在处理器105中。
图形控制器212和存储器115可接收来自时钟发生器205的参考 时钟信号。图形控制器212、存储器控制器213和存储器115还可包 括用来例如控制定时等的延迟锁定环(DLL)电路(未示出)。
10 图形控制器212可执行计算以得到来自存储器115的显示数据并
将该显示数据输出到具有视频输出端口 220的显示单元125。图形控 制器212还可控制显示单元125的其他操作行为，包括，例如刷新率、 背光亮度等。由图形控制器212执行的活动可增加由芯片组210和系 统200消耗的功率。
15 在实施例中，装置可包括与存储器115耦合的链路、与该链路耦
合的电路210,该电路用来计算存储器115访问空闲时间的量，确定 存储器访问空闲时间是否足以改变到自刷新状态，并基于存储器115 访问空闲时间改变到自刷新状态而不需要来自处理器105的有关处理 器功率状态的明确通知。
20 在一些实施例中，存储器115访问空闲时间是在评估间隔期间的
工作循环(duty cycle)阈值。在另一实施例中，存储器访问空闲时间是 在特定功率状态中的最小持续时间。本实施例还可包括控制位以便可 选地在相同空闲周期内升级。在再一实施例中，电路213还可在存储 器115访问空闲时间小于阈值时降级到较高功率状态。
25 在一些实施例中，访问空闲时间可在滑动窗口中测量。例如，可
不仅仅在静态时间间隔上而且还可以在自任何查询起回退某个时间 量上确定访问空闲时间，其中该滑动窗口将提供用于确定存储器何时 进入自刷新的更为动态的方法。 一些实施例可^f吏用有限爿永沖响应
(FIR)滤波器来实现滑动窗口评估周期。另一示范实施例可使用无 限脉冲响应(HR)滤波器来例如对滑动窗口中最近的信息赋予比较旧 的信息高的权重。
在另一实施例中，系统可包括用来对电路210进行供电的集成电 5 池280电源、与链路耦合的存储器115以及与链路耦合的电路210, 电路210用来计算存储器115访问空闲时间量，确定存储器115访问 空闲时间是否足以改变到自刷新状态，并基于存储器访问空闲时间改 变到自刷新状态而不需要来自处理器105的有关处理器功率状态的明 确通知。
io 在一些实施例中，存储器115访问空闲时间是在评估间隔期间的
工作循环阈值。在一些实施例中，存储器115访问空闲时间是在特定 功率状态中的最小持续时间。在一些实施例中，电路210还可包括控 制位以便可选地在相同空闲周期内升级(promote)。在再一实施例中， 电路还可配置成在存储器115访问空闲时间小于阈值时降级到较高的
15 功率状态。
图3是说明用于降低存储器或图形控制器功耗的示范实施例的状 态图。在没有OS明确地指示，并且还在连接的处理器处于根据ACPI 标准的CO状态时，可在存储器控制器中切换这些状态。在一些实施 例中，在处理器处于CO状态时或者处理器未明确地向控制器或存储
20器指明它将不活动的情况下，由于i/o緩冲器、干线时钟、时钟分配 器、DLL和/或锁相环(PLL)的关闭的程度而可以节省功率。
在下文中一些示范实施例中，硬件可^支监控并且存储器的实施例 控制器可基于某种硬件行为而将存储器置于自刷新状态。例如，如果 处理器在某个空闲周期内未访问存储器，或如果处理器试图在某个周
25期内访问存储器，则存储器可变动到自刷新功率节省状态或者从自刷 新功率节省状态变动。此外，如果跨评估间隔的空闲或活动时间达到
某个阈值，则可触发相同的状态改变，因此节省存储器中以及存储器 的任何控制器中的功率。一些实施例还可调整存储器访问以便创建进入存储器中的自刷
新的时机。例如，在支持显示器125的实施例存储器系统中，可在较 长的突发脉冲中进行显示器刷新访问以便改善在C0期间自刷新的时 机的窗口。而且，可以在不同的存储器访问之间协调管理进入自刷新 的时机的能力。
例如，因为处理器105可具有与在刷新的显示器125不同的存储 器115访问需求，所以可以按允许进入自刷新的时机的方式协调这些 单独的访问需求。因此，显示器125可基于处理器105具有某种存储 器访问活动(如某种存储器访问空闲时间)或提供协调自刷新存储器
发脉冲。
参考图3中的示范实施例，包括不同的存储器控制器功率状态 (MCx)的状态图示出为包含状态MCO 320、状态MC1 340以及状态 MC2 360。根据该实施例，MCO可定义为正常的存储器状态，MC1可 定义为DRPM状态，以及MC2可定义为自刷新状态。图3因此说明 了在任何两个状态MCO 320、 MCI /DRPM 340以及MC2/自刷新360 之间的切换，以及在状态之间在任一方向(朝自刷新或朝满功率状态) 进行切换。此外，当连"t妄的处理器处于ACPICO状态时所有这些状态 可起作用。
因此，假定存储器控制器工作在MCO 320状态，它可通过达到 MC1升级限制312而升级到MC1/DRPM 340状态或者它可通过达到 MC2升级限制310而升级到MC2/自刷新360状态。此外，如果存储 器控制器在MC1/DRPM 340状态，则它可通过达到如图3所示的MC 12升级限制314而升级到MC2/自刷新360状态。
图3还说明了降级功率状态的示例。即，如果存储器控制器是在 MC2/自刷新360状态，则它可降级到MC1/DRPM 340状态或MCO 320 状态，如与图3左侧的升级相类似的降级所示。按此方式，连接的处 理器的允许退出延迟时间可用来指示存储器控制器和/或存储器何时可转变到自刷新或从自刷新转变，并因此降低平均功率状态。
因此，在CO期间，实施例可基于DRAM访问而从DRAM行功 率管理(DRPM)向自刷新升级M人自刷新降级，可在DRPM状态中的 时间具有足够的持续时间时立即或在下一时机进入自刷新状态，可在 5 自刷新时间不具有足够的持续时间时在下一时机进入DRPM状态，以 及采取重复频繁步骤直到命中目标控制器利用率为止。 一些实施例可 对于DRPM和自刷新两者保证最小的持续时间。此外，实施例可选地 禁用DLL以便节省甚至更多的功率。现在将参考图3的状态图更详细 地解释示范实施例。
10 根据一个实施例，空闲时间可跨评估间隔累积并且基于这些跨间
隔的空闲时间累积作出有关存储器功率级别状态的决定。以下示例引 用了计算百分比，但是实施例并不受限于此，并且事实上可利用任何 合适的阈值。以下描述使用伪代码表示，但是其实描述公开了一种用 来跨评估间隔累积空闲时间的方式以便如所附权利要求一样使用。
15 在本示例中，空闲百分比(Idle_percentage )可定义为(空闲时间
之和)/(采样间隔)* 100%。于是，Idlejercentage可用来确定实施例 是否应当升级或降级到新的MCx状态。因此可在可编程的持续时间 处设置限制(如MCx升级限制-100ms,和MCx降级限制=100ms )。 这两个限制说明对于任何MC状态，可编程限制可净皮设置使得在达到
20 或超过它们时，控制器或连接的存储器可被升级或降级到较低或较高 功率状态。
本实施例还可提供可根据控制器或存储器工作在AC还是DC电 源下来改变空闲百分比。例如
在AC电源时，示例限制可以是 25 MCO升级百分比=50%
MC2降级百分比=40% MC2升级百分比=60% 而在DC电源时，示例限制可以是
MC1升级百分比=20% ,如果空闲20%的时间，则在空闲时进 入MC 1
MC2降级百分比=20% ,如果处于MC2中，但是现在空闲20% 的时间，则进入MC1 5 MC2升级百分比=40%,力。果空闲40%的时间，则在空闲时进
入MC2
因此，根据本实施例，如杲控制器对于足够闳值不空闲，例如若 空闲<8个时钟，则它可停留在MCO中。但是如果对于该阈值它是空 闲的，则空闲时间可跨评估间隔而累积并且可作出确定来转换存储器 10 及所附存储器控制器中的功率节省状态。
例如，MC2升级百分比可等于图3中的MC2升级限制312，并 且一旦达到40%限制，则控制器和存储器可在空闲时进入MC2/自刷 新360状态。参考图3，在示例伪代码中其他的升级/降级百分比如何 应用到图3的状态图是清楚的。 15 根据另一实施例，可简单地基于存储器不^支访问的持续时间而计
算空闲时间。该示范实施例可确保在切换到另 一状态之前在MC状态 中的最小时间，例如，可在每次控制器进入MCx状态时计算空闲时 间。因此，该实施例的伪代码可以是
当先前图形空闲时间大于MCx—Time—Promote(MCx—时间_升级) 20时升级到MCx+l
当先前图形空闲时间持续空闲时间小于 MCx—Time—Demote(MCx—时间—降级)时，降级到MCx-l
因此，如果
MCI—Time—Promote = 100|iisec ,如果上次在空闲中的时间 25>100nsec，则转到MC1
MCI—Time—Demote = 40psec,如果上次在MC4中的时间< 20psec， 则转到MC0
MC2—Time—Promote = 200psec,如果上次在MC4中的时间
>200psec,则转到MC2
MCI—Time_Demote = 200psec,如果上次在MC5中的时间< 200nsec，则转到MC1
此外，可使用控制位来可选地在相同空闲周期内允许升级。本实 5 施例的符号状态机与跨评估间隔(evaluation interval)的空闲时间累积 实施例非常相似，除了使用了 MCx_Time_y阈值而不是 MCxj一Limits。
图4是说明用于降低存储器和/或图形控制器功耗的实施例方法 400的流程图。参考图4,用于存储器进入自刷新的实施例方法可包 10 括如框410所示的计算存储器访问空闲时间的量，在框420中，实施 例方法400可包括确定存储器访问空闲时间是否足以改变到自刷新状 态，以及在框430中，实施例方法400可包括基于存储器访问空闲时 间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的 明确通知。
15 在一些实施例方法中，存储器访问空闲时间可以是在评估间隔期
间的工作循环阈值。作为示例，当利用活动处理器工作在电池电源下 时，移动实施例可检测20%的空闲时间然后转变到DRPM状态，而对 于连接的存储器，40%的空闲时间导致转变到自刷新状态，如参考图 3所述。
20 此外，在一些实施例方法中，存储器访问空闲时间可以是在特定
功率状态中的最小持续时间。例如，如果在控制器状态中达到最小时 间，例如，则已处于DRPM状态某个持续时间的存储器控制器可升级 到自刷新状态并且连接的存储器可进入自刷新，或者如果存储器控制 器在某阈值下，则它降级到正常存储器状态。 一些实施例可包括设置
25控制位以便可选地在相同空闲周期内升级。
本发明可在不背离它的精神或基本特性的前提下按其他特定形 式实现。所描述的实施例在所有方面均应仅作为说明性考虑而不是限 定或限制的。因此，本发明的范围由所附的权利要求书而不是前面的
说明书指明。在权利要求书等价的意义、精神和范围内产生的所有变 化、修改和改变都包括在所附权利要求书的范围内。
权利要求
1.一种用于存储器进入自刷新的方法，包括计算存储器访问空闲时间的量；确定存储器访问空闲时间是否足以改变到自刷新状态；以及基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。
2. 如权利要求1所述的方法，其中所述存储器访问空闲时间是 在评估间隔期间的工作循环阈1直。
3.如权利要求1所述的方法，其中所述存储器访问空闲时间是在特定功率状态中的最小持续时间。
4. 如权利要求3所述的方法，还包括设置控制位以便可选地在 相同空闲周期内升级。
5. 如权利要求1所述的方法，还包括在所述存储器访问空闲时 间小于阈值时降级到较高功率状态。
6. —种装置，包括 与存储器耦合的链路；以及 与所述链路耦合的电路，所述电路用来计算在所述链路上的存储器访问空闲时间的量； 确定存储器访问空闲时间是否足以改变到自刷新状态；以及基于存储器访问空闲时间改变到自刷新状态而不需要来自 处理器的有关处理器功率状态的明确通知。
7. 如权利要求6所述的装置，其中所述存储器访问空闲时间是 在评估间隔期间的工作循环阈值。
8. 如权利要求6所述的装置，其中所述存储器访问空闲时间是 在特定功率状态中的最小持续时间。
9. 如权利要求8所述的装置，还包括控制位以便可选地在相同空闲周期内升级。
10. 如权利要求6所述的装置，所述电路还用来在所述存储器访 问空闲时间小于阈值时降级到较高功率状态。
11. 一种装置，包括5 用于与存储器通信的组件；用于计算存储器访问空闲时间的量的组件； 用于确定存储器访问空闲时间是否足以改变到自刷新状态的组 件；以及用于基于存储器访问空闲时间改变到自刷新状态而不需要来自 io 处理器的有关处理器功率状态的明确通知的组件。
12. 如权利要求11所述的装置，其中所述存储器访问空闲时间 是在评估间隔期间的工作循环阈值。
13. 如权利要求11所述的装置，其中所述存储器访问空闲时间 是在特定功率状态中的最小持续时间。
14.如权利要求13所述的装置，还包括控制位以便可选地在相同空闲周期内升级。
15. 如权利要求11所述的装置，还包括用于在所述存储器访问 空闲时间小于阈值时降级到较高功率状态的组件。
16. —种系统，包括用于对电路供电的集成电池电源； 与链路耦合的存储器；以及 与所述链路耦合的电路，所述电路用来计算在所述链路上的存储器访问空闲时间的量； 确定存储器访问空闲时间是否足以改变到自刷新状态；以及基于存储器访问空闲时间改变到自刷新状态而不需要来自 处理器的有关处理器功率状态的明确通知。
17. 如权利要求16所述的系统，其中所述存储器访问空闲时间是在评估间隔期间的工作循环阈值。
18. 如权利要求16所述的系统，其中所述存储器访问空闲时间 是在特定功率状态中的最小持续时间。
19. 如权利要求18所述的系统，所述电路还包括控制位以便可选地在相同空闲周期内升级。
20. 如权利要求16所述的系统，其中所述电路还用来在所述存 储器访问空闲时间小于阈值时降级到较高功率状态。
全文摘要
实施例可以是一种装置，包括与存储器耦合的链路；以及与所述链路耦合的电路，用来计算存储器访问空闲时间的量、确定存储器访问空闲时间是否足以改变到自刷新状态、以及基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。另一实施例可以是一种用于存储器进入自刷新的方法，包括计算存储器访问空闲时间的量；确定存储器访问空闲时间是否足以改变到自刷新状态；以及基于存储器访问空闲时间改变到自刷新状态而不需要来自处理器的有关处理器功率状态的明确通知。各种其他的实施例系统、方法、机器可读介质和装置可提供与这些示范实施例相似的功能性。
文档编号G06F13/16GK101346709SQ200680049302
公开日2009年1月14日 申请日期2006年12月14日 优先权日2005年12月29日
发明者E·C·萨姆森, R·里森曼 申请人:英特尔公司