专利名称：适用于spice级仿真的电荷泵电路的行为级模型的制作方法
技术领域：
本发明涉及一种适用于spice级仿真的电荷泵电路的行为级模型。
背景技术：
在仿真Flash(闪存)电路高压性能的过程中，通常的做法是将电荷泵(charge pump)直接引入进行仿真。而这样会导致使用spice级的仿真器仿真时速度较慢，由于 flash的工作模式较多，在检查功能的同时还需要检查flash的高压漏电(leakage)和放电 (discharge)时间，而这些性能的检查往往需要进行边界条件(corner)分析。系统仿真时 间的长短直接影响设计的周期。经过分析，在对仿真平台(test bench)进行优化以后，发 现电荷泵的仿真是影响仿真时间的主要因素。 为了加快仿真速度，就需要提供"行为级"模型来加快仿真速度，因为是性能仿真， 所以仍然采用spice级(spice level)的仿真器进行仿真。现在可以采用verilog A语言 实现电荷泵的行为级模型，也可以在eldo中使用特定的功能块实现电荷泵的行为级模型。 但是verilog A和eldo的功能块都依赖于特定的仿真器。Verilog A和普通的电路集成仿 真需要用AMS等高级别的软件才行，而eldo中的功能块仅仅适用于eldo，与别的仿真器不 兼容。故上述的电荷泵行为级模型不能在spice级的仿真器上使用。
发明内容
本发明要解决的技术问题是提供一种适用于spice级仿真的电荷泵电路的行为 级模型，其能使用在spice级仿真器中提高仿真速度。 为解决上述技术问题，本发明的所述行为级模型至少包括一个NMOS晶体管传输 门或一个PM0S晶体管传输门； 所述NM0S晶体管传输门的输入电压为由spice电源库提供的负电压，NM0S晶体
管传输门的控制信号为由电荷泵电路的输入控制信号经第一电平转换电路转换而得，使所
述NM0S晶体管传输门的输出为输入电压或浮空，从而实现负电压电荷泵的行为； 所述PM0S晶体管传输门的输入电压为由spice电源库提供的正电压，PM0S晶体
管传输门的控制信号为由电荷泵电路的输入控制信号经第二电平转换电路转换而得，使所
述PMOS晶体管传输门的输出为输入电压或浮空，从而实现正电压电荷泵的行为。 本发明还提供一种适用于spice级仿真的电荷泵电路的行为级模型，至少包括两
组MOS晶体管传输门中的一组，两组MOS晶体管传输门分别为由两个浮置衬底的NMOS晶体
管传输门并联而成和由两个浮置衬底的PMOS晶体管传输门并联而成； 所述两个NMOS晶体管传输门的输入电压分别为由spice电源库提供的负电压
VNEG1和VNEG2，所述两个NMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号
分别经第一电平转换电路转换而得，使所述两个并联的浮置衬底的NMOS晶体管传输门的
输出为对输入电压VNEG1和VNEG2的选择或浮空，从而实现负电压电荷泵的行为； 所述两个PMOS晶体管传输门的输入电压为由spice电源库提供的正电压VP0S1和VP0S2，所述两个PMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号分别经 第二电平转换电路转换而得，使所述两个并联的浮置衬底的PMOS晶体管传输门的输出为 对输入电压VP0S1和VP0S2的选择或浮空，从而实现正电压电荷泵的行为。
本发明的适用于spice级仿真的电荷泵电路的行为级模型，采用电源库提供具体 电位值，利用晶体管搭建的传输门和相关控制信号的电平转换(level shift)电路，利用控 制信号控制各个传输门的状态，最终实现输出端电平的变化。该模型可以替代电荷泵进行 flash电路的高压性能仿真，包括功能，漏电，放电时间的仿真。采用该模型和flash电路进 行协同仿真，大大加快了仿真速度，降低了设计验证周期。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1为本发明的行为级模型中NMOS晶体管传输门的具体实例；
图2为本发明的行为级模型中PMOS晶体管传输门的具体实例；
图3为本发明中的第一电平转换电路的模块示意图；
图4为本发明中的第二电平转换电路的模块示意图。
具体实施例方式
本发明的适用于spice级仿真的电荷泵电路的行为级模型，采用spice电源库提 供具体电位值，利用晶体管搭建传输门和相关控制信号的电平转换(level shift)电路，利 用控制信号控制各个传输门的状态，最终实现输出端电平的变化，完成对电荷泵电路的仿真。 本发明的行为级模型的最基本构架为至少包括一个NMOS晶体管传输门或一个 PMOS晶体管传输门；其中NMOS晶体管传输门的输入电压为由spice电源库提供的负电压， NMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号经第一电平转换电路转换 而得，使NMOS晶体管传输门的输出为输入电压或浮空，从而实现负电压电荷泵的行为；其 中PMOS晶体管传输门的输入电压为由spice电源库提供的正电压，PMOS晶体管传输门的 控制信号为由电荷泵电路的输入控制信号经第二电平转换电路转换而得，使PMOS晶体管 传输门的输出为输入电压或浮空，从而实现正电压电荷泵的行为。 本发明还提供一种仿真电荷泵行为的行为级模型的构架，其为至少包括两组 MOS晶体管传输门中一组，该两组MOS晶体管传输门分别为由两个浮置衬底NMOS晶体管传 输门并联而成和由两个浮置衬底PMOS晶体管传输门并联而成，其中NMOS晶体管传输门用 于传输负高压(相对于输入控制信号而言)，PMOS晶体管传输门用于传输正高压(相对于 输入控制信号而言)。两个并联的浮置衬底的NMOS晶体管传输门(见图l)，利用传输门的 控制信号pen和pent控制传输门的输出VNEG等于VNEG1或VNEG2或浮空，其中VNEG1和 VNEG2为由spice电源库提供的负电压。而两个并联的浮置衬底的PMOS晶体管传输门类 似(见图2)，利用传输门控制信号p印和p印t来控制PMOS晶体管的输出VPOS为VP0S1或 VP0S2或浮空，其中VP0S1和VP0S2为由spice电源库提供的正电压。其中控制信号pen, pent，p印和p印t分别由电荷泵电路的输入控制信号penin，pen2in，p印in和p印2in经过 电平转换电路转换而来。在NMOS晶体管传输门中，控制信号pen和pent为分别将电荷泵电路的输入控制信号penin和pen2in经第一电平转换电路转换而来(见图3)，原理为如所 述输入控制信号penin或(和)pen2in为零电平Vgnd，第一电平转换电路用于将该输入控 制信号转换成由spice电源库提供的负电压VNEG1和VNEG2中较小的一个值作为NM0S晶体 管传输门的控制信号；如输入控制信号penin或pen2in为高电平Vpwr，第一电平转换电路 用于直接输出该高电平Vpwr作为NMOS晶体管传输门的控制信号。而在PMOS晶体管传输门 中，控制信号P印和P印t为分别将电荷泵电路的输入控制信号p印in和p印2in经第二电平 转换电路转换而来(见图4)，如所述输入控制信号p印in或(和)p印2in为零电平Vgnd， 第二电平转换电路用于将该输入控制信号转换成由所述spice电源库提供的正电压VP0S1 和VP0S2中较大的一个值作为PM0S晶体管传输门的控制信号；如输入控制信号p印in或 p印2in为高电平Vpwr，第二电平转换电路用于直接输出零电平Vgnd作为PM0S晶体管传输 门的控制信号。在电荷泵电路仿真中，输入控制信号penin， pen2in， p印in和p印2in为本 领域中的常压的范畴一般为0 (用vgnd表示)或1 (用vpwr表示)，而输出电压VNEG和 VP0S相对于输入控制信号分别属于负高压和正高压的范畴。具体仿真应用中，通过设计要 求需要输出个数和输出类型(负高压还是正高压)来设计需要的MOS晶体管传输门组的类 型和个数。 根据电荷泵电路的设计指标，设定spice电源库提供的电源值，设计传输门的尺 寸，目的是使输出电压与设计指标相符，使导通电阻和关断电阻与设计指标相符。如需仿真 的电荷泵有多个电位，就采用多个并联的浮置衬底的MOS晶体管传输门，spice电源库提供 多个相应的电源，即扩展为多电平输出选择器的行为级模型。因本发明的行为级模型利用 NMOS传输门和第一电平转换电路可以描述负电压电荷泵的行为；利用PMOS传输门和第二 电平转换电路可以描述正电压电荷泵的行为。增加MOS传输门和电平转换电路的个数就可 以实现电荷泵输出电平状态的调节例如采用两个NMOS传输门和两个第一电平转换电路 就可以实现输出的选择(VNEG1，VNEG2或浮空)。从而这种传输门和电平转换电路构成的电 荷泵行为级模型可以扩展成多电平输出选择电路的行为级模型。扩展负电压电荷泵的行为 级模型实现负电压的电平选择电路行为级模型；扩展正电压电荷泵实现正电压的电平选择 电路行为级模型。组合这两种行为级模型可以实现正负电压的电平选择电路行为级模型。
本发明的行为级模型可以替代电荷泵进行flash电路的高压性能仿真，包括功 能，漏电，放电时间的仿真。采用该行为级模型和flash电路进行协同仿真，大大加快了仿 真速度，降低了设计验证周期。 同时，因本发明的行为级模型可以用spice格式网表描述，从而可以选择任何一 种兼容spice格式网表的仿真器仿真。还可以在cadence的环境中生成该模型的schematic view和symbol view,从而可以利用cadence ADE仿真环境仿真。通过控制传输门的尺寸， 限制传输的电流，从而检测负载能力的方法。 本发明的行为级模型，通过控制输入信号实现任何一节点不同时间，不同模式下 的特定状态。这样的行为级模型可以替代原有的电荷泵电路进行flash电路的高压状态和 测试模式的性能仿真。 可将该行为级模型的symbol view和其他电路联合搭建test bench,便于第三者 检查，从而加快整个研发周期。使用本发明的行为模型与其他电路组成的test bench不受 仿真器的限制；且使用本发明的行为模型模型可以大大加快仿真的速度，縮短仿真和评估周期。
权利要求
一种适用于spice级仿真的电荷泵电路的行为级模型，其特征在于所述行为级模型至少包括一个NMOS晶体管传输门或一个PMOS晶体管传输门；所述NMOS晶体管传输门的输入电压为由spice电源库提供的负电压，NMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号经第一电平转换电路转换而得，使所述NMOS晶体管传输门的输出为输入电压或浮空，从而实现负电压电荷泵的行为；所述PMOS晶体管传输门的输入电压为由spice电源库提供的正电压，PMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号经第二电平转换电路转换而得，使所述PMOS晶体管传输门的输出为输入电压或浮空，从而实现正电压电荷泵的行为。
2. 按照权利要求l所述的行为级模型，其特征在于所述行为级模型中至少包括两组MOS晶体管传输门中的一组，所述两组MOS晶体管传 输门分别为由两个浮置衬底的NMOS晶体管传输门并联而成和由两个浮置衬底的PMOS晶体 管传输门并联而成；所述两个NMOS晶体管传输门的输入电压分别为由spice电源库提供的负电压VNEG1 和VNEG2，所述两个NMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号分别经 第一电平转换电路转换而得，使所述两个并联的浮置衬底的NMOS晶体管传输门的输出为 对输入电压VNEG1和VNEG2的选择或浮空，从而实现负电压电荷泵的行为；所述两个PMOS晶体管传输门的输入电压为由spice电源库提供的正电压VP0S1和 VP0S2，所述两个PMOS晶体管传输门的控制信号为由电荷泵电路的输入控制信号分别经第 二电平转换电路转换而得，使所述两个并联的浮置衬底的PMOS晶体管传输门的输出为对 输入电压VP0S1和VP0S2的选择或浮空，从实现正电压电荷泵的行为。
3. 按照权利要求1或2所述的行为级模型，其特征在于所述spice电源库提供的输 入电压根据要仿真的电荷泵电路的设计要求来选择。
4. 按照权利要求2所述的行为级模型，其特征在于如所述输入控制信号为零电平，所 述第一电平转换电路用于将该输入控制信号转换成由所述spice电源库提供的负电压中 较小的一个值作为NMOS晶体管传输门的控制信号；如输入控制信号为高电平，所述第一电 平转换电路用于直接输出该高电平作为NMOS晶体管传输门的控制信号。
5. 按照权利要求2所述的行为级模型，其特征在于如所述输入控制信号为零电平，所 述第二电平转换电路用于将该输入控制信号转换成由所述spice电源库提供的正电压中 较大的一个值作为PMOS晶体管传输门的控制信号；如输入控制信号为高电平，所述第二电 平转换电路用于直接输出零电平作为PMOS晶体管传输门的控制信号。
全文摘要
本发明公开了一种适用于spice级仿真的电荷泵电路的行为级模型，该行为级模型中至少包括两个并联的浮置衬底的MOS晶体管传输门，实现输出电压对电源库提供的输入电压的选择。利用电荷泵电路的输入控制信号经过电平转换电路转换成能够正确控制上述晶体管传输门的控制信号，从而控制传输门最终的输出状态。
文档编号G06F17/50GK101753011SQ20081004410
公开日2010年6月23日 申请日期2008年12月16日 优先权日2008年12月16日
发明者董乔华 申请人:上海华虹Nec电子有限公司