专利名称：一种在系统ip验证方法
技术领域：
本发明涉及集成电路技术，特别涉及集成电路设计中的IP验证 技术。
技术背景在集成电路设计中，仿真验证是一个重要的环节。现有的验证机制包括软件验证、硬件验证和软硬件协同仿真验证。国内研发的SOC软硬件验证平台的典型案例有媒体处理器软硬件协同仿真验证平台(MPSP)、基于Celoxica的RC1000和RC200平台提出的改进型SoC 原型验证电路板设计方案等。但是，现有的MPSP专用性过强，可扩 展性不能满足SoC系统研发的实际需要，SoC原型验证方案还不成 熟，不能提供完整的平台。 现有技术相关文献1、 中国专利名称基于PCI总线的IP核仿真验证平台及其验证方法公开号CN 1609862A该系统结构较简单，功能较单一，只适合于简单小型IP模块的 验证，难以适应大型复杂SOC系统多方面的验证要求。同时，该系 统以PC机控制硬件平台，属于硬件平台仿效，未提供对IP核的独立验证。2、 美国专利专禾U名称Hardware debugging in a hardware description language 专利号US 6581191该系统是针对HDL级的设计验证的一个综合系统，能对HDL 级的设计进行快速全方位的分析与验证。但其不足在于只能进行单一 的硬件验证，不能进行软硬件的协同验证。可见，现有的验证机制中， 一般是将IP核和系统环境同时置于 软件或硬件环境中验证，未见有单独对IP核部分的完善验证机制。 发明内容本发明所要解决的技术问题是，提供一种在系统IP验证机制， 既能兼顾验证的速度，又能虚拟IP验证的环境，对IP核进行高效、独立的验证。本发明解决所述技术问题采用的技术方案是，在系统IP验证方 法，用硬件仿真IP核部分，系统的其他部分用软件仿真，并在硬件 仿真部分和软件仿真部分之间建立通信。进一步地说，软件仿真部分为IP核的虚拟系统工作环境。更进一 步地说，软件仿真部分为在通用计算机环境下运行的虚拟系统工作环境，包括各种对外围电路的软件仿真。硬件仿真部分由FPGA以及写 入FPGA的IP内容构成。所述硬件为仿真FPGA板，在FPGA上仿 效的IP核部分为视频处理模块，软件仿真部分为视频源文件和视频显示软件。当IP核和外围软件/硬件共同构成一个完整的系统时，除IP核以 外的其他软件/硬件部分，构成IP核工作的环境，本文称为虚拟系统工作环境。本发明的有益效果是，能够为IP核提供一个理想的仿真环境， 排除对外围电路的硬件仿真所产生的干扰，同时兼顾了对IP的高速 验证；并且由于仅对IP核部分进行硬件仿真，验证成本较低。以下结合附图和具体实施方式
对本发明作进一步的说明。
图1、 2是现有技术的示意图。图3是本发明的实施例1的示意图。图4是本发明的实施例2的示意图。
具体实施方式
本发明将IP核和系统环境电路(外围电路)分别置于不同的验 证方式，通过软件仿真验证虚拟系统工作环境，能够得到最接近于理想化的结果，克服了硬件仿真的噪声和干扰问题；对IP核进行独立 硬件仿真，借助硬件加速手段，兼顾了验证速度，能够快速建立IP 核验证的环境，并且最大限度地排除了干扰。参见图l。以全数字音频功放的全软件仿真为例，整个系统，包 括音频压縮文件的音频解码、全数字音频功放、后级驱动与滤波等各 级单元都在EDA仿真软件上仿真实现，虽然软件仿真的可控性和灵 活性都比较好，但软件仿真耗费时间比较长，导致IP验证与评测的 效率下降。图2是全数字音频功放的全硬件仿效示意图，全数字音频功放单 元以FPGA硬件仿真，包括音频解码、全数字音频功放、后级驱动与 滤波等各级单元都在硬件开发板上完成仿真，音频接口从DVD播放 器接入音频信号，仿真后输出到音箱。全硬件仿效虽然提高了验证的 速度，但设计、制作专门的硬件电路板需要耗费更多的时间和经济成 本，开发板的可重用性也不高，另外硬件仿效的可控制性和可观察性 都不高，会给验证和评测带来附加的因素，这将影响IP验证与评测 的质量。图3为本发明的实施例1示意图，即基于在系统IP的验证与评 测平台的全数字音频IP系统的软硬件协同验证。全数字音频功放单 元，即IP核，用硬件仿真，借助硬件加速，提高验证速度，快速地 得到IP核的验证结构；音频压縮文件的音频解码、后级驱动与滤波 等各级外围电路构成虚拟系统工作环境，用软件仿真，能够克服硬件 仿真的噪声和干扰问题；通过通信接口实现软硬件仿真部分的通信。 本领域的技术人员能够根据本发明公开的软硬件协同验证与评测技 术进行IP验证，既克服了软件仿真时间长的缺点，又降低了硬件仿真的成本，增加了 IP的验证与评测的速度和可靠性。视频处理的验证方案参见图4。由于视频图像处理实时性要求较高，专用的DSP核用于多媒体视频处理(如H.264、 VC-1、 MPEG-4等格式)，而对于一般的任务可以交给通用RISC来完成，因为其简 单指令集架构不太适合执行实时性任务。两者的协调工作构成视频 处理系统的核心。整个视频图像的架构综述首先，把己经编码好的标准视频(可 以来自一般的PC或其他设备)通过USB接口来进行数据传送。然 后，它经过视频处理器进行解压和解码等一系列步骤，送到显示器上 输出的将是高清晰的视频图像。针对不同应用，可以相应的设计出显 示器接口电路。传统的纯软件仿真速度慢，不能满足实时性的要求。因此这里 采用软硬件联合验证的架构来验证整个系统方案的正确性。对应的步骤如下首先，把视频处理器的整个硬件设计(源代码)下载到联合仿真FPGA板上。然后，从软件方(Visual.Net平台) 把编码后的视频流通过PCI 9054送到SOC联合仿真验证平台，即 硬件方，仿真后的结果经由PCI9054送到软件方，仿真过程可以实 时通过显示器和音响设备反映。最后，在软件方可以对接受到的数 据在MODELSIM软件平台或专用视频捕捉软件上进行分析和验证， 从而判断整个系统设计的正确性。由于本发明并未对现有技术有任何硬件上的改动，所采用的硬件 皆为业内常用的工具，故不再对硬件结构进行详述。本领域的普通技 术人员能够根据本文公开的内容无障碍的再现本发明。
权利要求
1. 一种在系统IP验证方法，其特征在于，以硬件仿真IP核部分，系统的其他部分采用软件仿真，并在硬件仿真部分和软件仿真部分之间建立通信。
2、 如权利要求1所述的在系统IP验证方法，其特征在于，软件 仿真部分为IP核的虚拟系统工作环境。
3、 如权利要求1所述的在系统IP验证方法，其特征在于，硬件 仿真部分由FPGA以及写入FPGA的IP内容构成。
4、 如权利要求1所述的在系统IP验证方法，其特征在于，软件 仿真部分为在通用计算机环境下运行的虚拟系统工作环境。
5、 如权利要求1所述的在系统IP验证方法，其特征在于，所述 硬件为仿真FPGA板，在FPGA上仿效的IP核部分为视频处理模块， 软件仿真部分为视频源文件和视频显示软件。
全文摘要
一种在系统IP验证方法，本发明涉及集成电路技术，以硬件仿真IP核部分，系统的其他部分采用软件仿真，并在硬件仿真部分和软件仿真部分之间建立通信。本发明的有益效果是，能够为IP核提供一个理想的仿真环境，排除对外围电路的硬件仿真所产生的干扰，同时兼顾了对IP的高速验证；并且由于仅对IP核部分进行硬件仿真，验证成本较低。
文档编号G06F17/50GK101261655SQ200810045078
公开日2008年9月10日 申请日期2008年3月28日 优先权日2008年3月28日
发明者廖永波, 平 李 申请人:电子科技大学