支持异步传输的阵列处理系统及其时钟管理方法

专利名称：支持异步传输的阵列处理系统及其时钟管理方法
技术领域：
本发明涉及集成电路设计领域，尤其是一种支持异步传输的阵列处理 系统及其时钟管理方法。
背景技术：
阵列处理系统是为了应对任务处理性能的不断提高和任务算法的快 速变化而出现的，片上网络互联的处理器阵列具有更加灵活的资源调度能 力。通过并行的执行程序，处理能力得以提高。在阵列系统和片上网络的 设计中，功耗是非常突出的设计挑战。这些芯片系统的设计规模非常大， 在阵列处理能力提高的同时，功耗的管理成为了设计的难点，已有的同步 时钟方案难以控制快速增长的功耗。尤其在深亚微米设计中，高频时钟产 生的功耗占很大的比重。在一些典型的深亚微米设计中时钟的功耗占设计
总功耗的40%-60%。对于全同步的超大规模设计，时钟传播分配电路需要
消耗大量功耗和电路面积，给设计带来困难。

发明内容
本发明的主要目的就是解决现有技术中的问题，提供一种支持异步传 输的阵列处理系统，它能够有效降低集成电路功耗。
本发明的另一目的就是提供一种全局异步局部同步的时钟管理方法， 用于该阵列处理系统，能实现有效的功耗控制。
为实现上述目的，本发明采用以下技术方案
一种支持异步传输的阵列处理系统，包括互联的至少一对数据发送 方和数据接收方，所述数据发送方和数据接收方都分别包括为其自身提供 时钟的时钟电路，所述数据发送方和数据接收方之间按照异步通信方式收 发数据。
优选地
所述数据接收方包括数据输入缓存装置，所述数据输入缓存装置的数 据写入端采用所述数据发送方的时钟，所述数据输入缓存装置的数据读出 端采用所述数据接收方的时钟。
所述数据发送方也包括数据输入缓存装置，所述时钟电路包括时钟发生器和任务强度检测模块，所述任务强度检测模块的输出端与所述时钟发 生器相连，为所述时钟发生器提供时钟配置信息，控制所述时钟发生器的 工作。
所述任务强度检测模块的检测端至少与其所在方的数据输入缓存装 置相连，用于检测所述数据输入缓存装置的缓存状态，并根据检测结果向 所述时钟发生器提供时钟配置信息，控制所述时钟发生器的时钟频率。
所述缓存状态选自下列内容缓存空、缓存将空、缓存半满、缓存将 满、缓存满、特定数目的存储状态阈值以及缓存中的真实数据量。
所述数据发送方的任务强度检测模块的检测端分别与所述数据接收 方的数据输入缓存装置的满信号输出端、恢复信号输出端和所述数据发送 方的数据输入缓存装置的空信号输出端、数据负载强度信号输出端相连； 所述任务强度检测模块在检测到所述满信号时，控制所述数据发送方的时 钟发生器停止工作；所述任务强度检测模块在检测到所述恢复信号时，控 制所述数据发送方的时钟发生器重新工作；所述任务强度检测模块在检测 到所述空信号时，控制所述数据发送方的时钟发生器停止工作；所述任务 强度检测模块在检测到特定强度的数据负载时，根据负载强度动态调整时 钟发生器的时钟频率。
所述数据输入缓存装置为异步先入先出缓存器。
所述数据发送方为处理单元或通信节点，所述数据接收方为处理单元 或通信节点。
一种全局异步局部同步的时钟管理方法，用于支持异步传输的阵列处 理系统，包括如下步骤
Al、为阵列处理系统中的各个处理单元配置独立的时钟域；
Bl、各个处理单元按照其各自所属时钟域的时钟运行，且所述处理单 元之间按照异步通信方式收发数据。
优选地
所述步骤Al之后还包括对各个处理单元的时钟进行调整的过程，其 包括以下步骤
All、对各个处理单元的当前任务强度进行检测； A12、根据检测结果生成时钟配置信息；
A13、根据相应的时钟配置信息调整处理单元的时钟振荡频率。 各处理单元设置有数据输入缓存装置，所述步骤A11中，所述当前任
务强度的检测通过读取和判断所述数据输入缓存的缓存状态来实现。本发明有益的技术效果是
本发明中，各处理单元均设置了提供独立时钟的时钟电路并按照其独 立时钟运行，各处理单元之间按照异步通信方式收发数据，各处理单元内 部工作在同一时钟频率下，同时，还对连接处理单元的通信节点设置提供 独立时钟的时钟电路，通过对各处理单元和通信节点设置不同的时钟域， 本发明阵列处理系统支持全局异步局部同步的时钟方案，这样，各处理单 元和通信节点均可按照与其工作任务相适应的时钟频率进行工作，从而达 到有效降低功耗的目的。
进一步的，各处理单元、通信节点通过先入先出缓存器接收、传递数 据，实现了跨时钟域的异步数据传输，而且，通过对先入先出缓存器的缓 存状态进行检测，可以判断出本地单元当前的任务强度，从而可适时对时 钟进行启停控制或振荡频率调整，例如当本地单元接收数据的状态为缓存 空时，可以关闭时钟，使本地单元进入休眠状态，待缓存重新收到数据后 再开启，从而能更加有效地降低功耗。


图1为本发明多时钟域异步传输的阵列处理系统一种实施例的架构
图2为一种实施例中的处理单元结构示意图； 图3为一种实施例中的通信节点结构示意图； 图4为一种实施例中的数据传输路径示意图5为一种实施例中基于先入先出缓存器的跨时钟域传输示意图； 图6为一种实施例中处理单元与外部通信关系示意图； 图7为一种实施例中任务检测模块关闭时钟的过程示意图； 图8为一种实施例中的先入先出缓存器结构示意图； 图9为一种实施例中的时钟振荡器的实现方式示意图； 图10为一种实施例中直接相连的两个处理单元的通信示意图； 图11为一种实施例中两个处理单元之间经过若干个通信节点的通信 示意图12为本发明时钟管理方法一种实施例的流程图。
具体实施例方式
本发明的特征及优点将通过实施例结合附图进行详细说明。 阵列处理系统中包括互联的至少一对数据发送方和数据接收方，数据
发送方和数据接收方是相对而言，数据发送方是指本次数据传输中发出数据的一方，数据接收方是指本次数据传输中接收数据的一方。因此，在这 次数据传输中作为数据发送方的，可能在另一次数据传输中就是数据接收 方，反之亦然。在阵列处理系统中，数据发送方可以是主要承载运算功能 的处理单元，也可以是主要承载处理单元之间的数据传输的通信节点，同 理，数据接收方可以是处理单元，也可以是通信节点。在数据传输中，作 为数据发送源头的处理单元，称为源处理单元，作为数据发送目的地的处 理单元，称为目的处理器单元。
请参考图1，阵列处理系统包括多个处理单元和通信节点，各处理单 元和通信节点通过互联总线相互连接构成一通信网络。其中，处理单元主 要承载运算功能，通信节点则主要承载处理单元之间的数据传输功能。在 一次数据传输过程中，如果源处理单元与目的处理器单元直接相连，数据 直接从源处理单元传送到目的处理单元，如果源处理单元与目的处理器单 元通过一个或多个通信节点相连，则发送出的数据通过各通信节点选择合 适的路径，经一次或多次转发后送至目的处理器单元。
不同的处理单元根据其性能和需要处理的任务可能需要的适当时钟 不同，而将处理单元与目的处理器单元以及通信节点配置统一的时钟域， 就会增加不必要的功耗。在本实施例中，提供一种单元内部采用同步、单 元之间采用异步数据传输的阵列处理系统。
请参考图1至图3，其中，图2展示了一个处理单元的内部结构，图 3展示了一个通信节点的内部结构，处理单元和通信节点均设置有提供独 立时钟的时钟电路。各处理单元和通信节点均按照其独立时钟工作在专有 时钟域内，如图l所示的阵列系统中的三个处理单元的时钟域l、 2、 3以 及一个通信节点的时钟域，系统以异步通信方式传输或交换任务信息以及 待处理的数据，而在各单元/节点内部，各功能模块都处于同一个时钟域内 并按照同步方式运行。这样，就实现了支持全局异步局部同步(GSLA)的 多时钟域阵列处理架构。在这样的时钟管理模式下，各个通信节点和处理 单元可按照与自身的工作任务相适应的时钟频率运行，因此能够有效地控 制功耗。
请参考图2至图4，每个通信节点和处理单元的数据输入端口都包含 一个数据输入缓存装置，例如异步先入先出缓存器FIFO，先入先出缓存器 用于接收相邻处理单元/通信节点发送来的数据，通过它和与其相连的其它 处理单元/通信节点进行数据交换。图3展示的通信节点具有5个数据输入端口和5个数据输出端口(当然，数据输入输出端口数目随阵列结构可变)， 其中每个数据输入端口都包含一个异步先入先出缓存器，各先入先出缓存 器的输出端均连至一交换开关的一端，交换开关的另一端与各数据输出端 口相连。通信节点内设置有时钟发生器OSC，其向控制交换开关的仲裁器 以及先入先出缓存器的数据读出部分提供时钟。
如图4所示，输入数据时，从源处理单元或者通信节点发来的数据先 进入接收方的先入先出缓存器，接收方可以通过指令从先入先出缓存器读 取数据。接收方为处理单元时，还将数据从先入先出缓存器移入处理单元 内部的功能部件如寄存器中使用，因此该先入先出缓存器为接收方的接收 缓存。输出数据时，发送方通过指令向与其相连的中间通信节点或目标处 理单元的先入先出缓存器发送数据，因此接收方的先入先出缓存器也可以 在逻辑上视为发送方的发送缓存。先入先出缓存器的数据写入端时钟可以 与其数据读出端时钟不同，特别地，先入先出缓存器的数据写入端时钟为 传入数据的外部模块的时钟，数据读出端时钟为接收方的内部时钟。通过 先入先出缓存器进行数据传输的特点是，发送方不需要与接收方同步，也 不需要知道接收方是否准备好接收数据，只要接收方相应端口的先入先出 缓存器未满，就可以向其发送数据。这样，数据可以跨时钟域传递，支持 任意两个相邻单元之间的异步数据传输，进而实现了网络上任意两个单元 的异步通信。
请参考图5，中间通信节点处于一个时钟域0，该单元上下左右的相 邻单元分别处于不同的时钟域，系统以先入先出缓存器来实现跨时钟域的 异步数据传递转发。处理单元1送出的00信号通过中间通信节点的先入先 出缓存器进行传递转发，经过中间通信节点传递的数据10最后进入处于处 理单元3的先入先出缓存器中，供处理单元3取用。中间通信节点还负责 通信节点2到通信节点4的数据转发，通信节点2送出的信号通过中间通 信节点的先入先出缓存器进行传递转发，经过中间通信节点传递的数据进 入处于通信节点4的先入先出缓存器中，再由通信节点4继续转发数据01 。
本实施例中，每个单元都具有自身独立的时钟，单元之间又通过异步 先入先出缓存器实现了异步传输，从而使各单元可以不用考虑单元之间的 数据传输的同步问题，可根据自身性能和需要处理的任务来配置适当的时 钟，达到降低功耗。
作为一种改进，各个通信节点和处理单元的时钟均可配置。请再参见图2，本实施例的时钟电路包括可配置的时钟发生器和任务强度检测模块， 任务强度检测模块的检测端与先入先出缓存器相连，其输出端与时钟发生 器相连。先入先出缓存器可以给出自身所缓存的数据量大小的信息，这些 信息包括但不限于缓存满、缓存将满、缓存半满缓存将空以及缓存空等， 例如也可设定多个存储状态阈值，阀值数目随实际应用可调整，另外还将 缓存中的真实数据量作为检测信息提供给任务强度检测单元。任务强度检 测模块根据本单元传入或传出的数据量判断处理单元任务强度，具体地， 其检测当前先入先出缓存器的数据量，据此判断处理单元的任务强度的大 小，并根据判断结果向时钟发生器提供配置信息，时钟发生器根据配置信 息改变时钟频率，或者关闭正在工作的时钟，或者开启已关闭的时钟。例 如当处理单元向空的先入先出缓存器请求数据时，因为没有相应数据供 该处理单元使用，任务强度检测模块检测出缓存空的信号，并给出相应的 配置信息，控制处理单元的时钟发生器停止工作，直到所等待的数据到达 处理单元为止。当任务强度检测模块检测到缓存将满信号时，可以给出相 应的配置信息，控制处理单元的时钟发生器输出更快频率的时钟，使处理 单元加快输出数据。当任务强度检测模块检测到缓存将空信号时，可以给 出相应的配置信息，控制处理单元的时钟发生器输出更慢频率的时钟，使 处理单元输出数据的速度降低。
在另一实施例中，源处理单元的任务强度检测模块的检测端分别与目 标处理单元的数据输入缓存装置的满信号输出端、恢复信号输出端、和源 处理单元的数据输入缓存装置的空信号输出端、数据强度信号输出端相连； 任务强度检测模块在检测到满信号时，控制源处理单元的时钟发生器停止 工作或不再向目的处理单元发送数据，直到缓存满状态结束；任务强度检 测模块在检测到恢复信号时，控制所述源处理单元的时钟发生器重新工作； 任务强度检测模块在检测到空信号时，控制源处理单元的时钟发生器停止 工作。当任务强度检测模块在检测到发送方特定强度的数据负载时，根据 负载强度动态适当调整时钟发生器的时钟频率，控制输出数据在合适的速 度。另外，源处理单元的任务强度检测模块的检测端还可以与目标处理单 元的数据输入缓存装置的数据强度信号输出端相连，根据接收方的负载强 度动态适当调整时钟发生器的时钟频率。
当处理单元向与之相连的通信节点或处理单元的先入先出缓存器发 送数据，而该先入先出缓存器已经被装满的情况下，有两种解决方案。第一种是处理单元的时钟被任务强度检测模块停止，直到缓存不满的情况发 生。第二种是源处理单元不再向目的处理单元发送数据，将要发送的数据 先暂存在本地数据存储器中，直到目的处理单元缓存不满时，再从数据存 储器中按照顺序依次取数并向目的处理单元发送。
由于可以根据任务强度选择关闭、打开时钟或采用合适时钟频率，从 而能够有效降低功耗。
请参考图6，以处理单元为例，其具有一路数据输入信号datajn、 一路数据,输出信号data—out、先入先出缓存器空状态标志位empty_f ifo、 满状态标志位fu11—fifo、恢复状态标志位resume—fifo，可根据由先入先 出缓存器的标志位判定阵列处理器系统中处理单元和通信节点的工作状 态。
图7展示了任务检测模块关闭时钟使处理单元停止工作的过程。本图 包含了三种信号分别为时钟信号clk，时钟控制信号(高电平有效) halt_clk，空状态标志位e即ty—f ifo。当处理单元接收到自身先入先出缓 存器的空状态标志信息empty_fifo为高电平后，表示该处理单元没有外部 任务要处理，在等带若干周期(根据流水线级数不同，周期不同)处理完 成自身流水线上暂存任务后，时钟控制信号halt—clk变为高电平，关闭此 处理单元的振荡器时钟，进入休眠状态；当空状态标志信息empty_fifo 再次转为低电平时，表明有数据输入，时钟控制信号halt_clk转为低电平， 在一个周期或较短时间内内全速起动处理单元的振荡器时钟，处理单元被 唤醒，进入正常工作状态。
图8展示了可采用的一种先入先出缓存器结构，其写数据的一边接发 送方的工作时钟，与发送方同步；其读数据的一边接本地时钟，与先入先 出缓存器所在单元同步。当有数据进入时，异步先入先出缓存器将数据依 次存入双端口存储器中，每存入一个数据，其写指针都会自加1;当本地 单元要求读入数据时，异步先入先出缓存器也会按写入顺序依次输出，每 输出一个数据，其读指针都会自加1。写指针用于指示当前输入的存储器 地址，读指针用于指示当前输出的存储器地址，通过这两个指针进行减运 算，就能知道当前先入先出缓存器的空满状态，发送方和本地单元根据这 些信号做出正确的动作。例如，若本地单元的某个先入先出缓存器为满时， 发送方就不能再往这个端口发送数据；若本地单元的某个先入先出缓存器 为空时，则本地单元就不能再从这个端口读取数据。这些状态包括但不限于缓存满、缓存即将满、缓存空以及缓存即将空等，可以按具体需要进行
取舍。作为一个例子，空满信号为2个，分别为先入先出缓存器满和先入 先出缓存器空。
请参考图9，可配置的时钟发生器优选采用反相器环的电路结构，反 相器环可通过配置环中振荡信号所经过的反相器的多少以改变时钟振荡频 率。具体地，该时钟发生器由一系列CMOS反相器或三态反相器组成的环式 链路，在通电后，即可以产生自激振荡信号。振荡信号的周期由组成振荡 环的反向器的个数决定。通过配置信号配置组成振荡环的反向器的个数， 即可以产生不同的振荡频率。图9说明了如何配置一个时钟振荡器的例子。 当配置信号为00时，时钟发生器的振荡信号需经过1个反向器，所得到的 周期设为T;当配置信号变为01时，通过多选器，振荡信号经过的反向器 的个数变为3，所以得到的信号周期为3T。依次类推，当配置信号为10 时，振荡器的周期变为5T。工作时，任务强度检测模块通过对任务强度的 检测而发出相应配置信息给可配置的时钟振荡器，要求时钟振荡器改变频 率，或开启/关闭时钟。如前所述，该任务强度检测模块可以通过对处理单 元的先入先出缓存器中数据量的检测来判断任务强度的大小。除此之外， 任务强度检测模块还可以是根据对处理器当前的任务处理情况的判断而给 出时钟振荡器的配置信息的检测模块。
图10展示了不经过通信节点直接相连的两个处理单元的通信。源处 理单元10作为数据的发送端，目标处理单元20作为数据的接收端，当源 处理单元10的先入先出缓存器为空时，空状态标志位empty—fifo为高电 平，任务强度检测模块检测到空状态标志位e即ty—fifo为高^平时，向时 钟发生器输出相应的配置信息，控制时钟发生器停止工作，源处理单元IO 将按照图8所示的过程进入休眠状态。当目标处理单元20的先入先出缓存 器为满时，表明自身已处于繁忙工作状态，满状态标志位fu11—fifo为高 电平，此信号将反馈到源处理单元10的任务强度检测模块中，源处理单元 可以有两种处理方法
一种是将待发送的数据暂存到存储器中。当状态恢复标志位 resume—fifo为高电平时，将暂存在存储器中的数据在此发送出去。这种 方法保证了源处理单元能连续运行。
另一种更简单的方法是源处理单元10停止工作，数据将不再被发送， 当目标处理单元20的先入先出缓存器达到恢复状态时，表明自身处理单元处于正常工作状态，恢复状态标志位resume—fifo为高电平，此信号将反 馈到源处理单元10的任务强度检测模块中，源处理单元10被唤醒，在一 个周期或短时间内全速起动的振荡器时钟，恢复正常工作频率。
图ll展示了两个处理单元经过若干个通信节点的通信，该图说明了 阵列处理系统的另一种常见的通信方式。如图所示，源处理单元10的输出 在经过三个通信节点11、 12、 13到达目标处理单元20。对于两处理单元 10、 20，当其先入先出缓存器单元为空时，将按照图8所示过程进入休眠 状态。对于目标处理单元20，当其先入先出缓存器处于满状态时，表明自 身已处于繁忙工作状态，满状态标志位full一fifo为高电平，此信号将反 馈到通信节点的仲裁器中，仲裁器控制停止向连接目标处理单元20的输出 端口发送数据，数据将在通信节点13的输入端口的先入先出缓存器中存 留。如果通信节点13的输入端口的先入先出缓存器也处于满状态，则满状 态标志位为高电平，此信号将继续反馈到上一级通信节点12的仲裁器中， 仲裁器将控制停止向连接通信节点13的输出端口发送数据，数据将在通信 节点12的输入端口的先入先出缓存器中存留，逐级向上反馈，直到最后一 级连接源处理单元的通信节点11后，当通信节点11的输入端口的先入先 出缓存器处于满状态时，满状态标志位fu11—fifo为高电平，此信号将反 馈到源处理单元10的任务检测模块中，这时源处理单元的处理方法与两个 处理单元直接通信时的处理方法一样，可以将数据缓存到存储器中，也可 以简单的停止发送数据，等待恢复信号。
图12展示了用于本发明阵列处理系统的时钟管理方法的一种实施例，
具体包括如下步骤
为阵列处理系统中的各个处理单元和/或通信节点分别配置独立的时 钟域；
各个处理单元、通信节点按照其各自所属时钟域的时钟运行，且处理 单元之间按照异步通信方式收发数据，通信节点与处理单元之间以及通信 节点之间按照异步通信方式转发传送数据；
运行时，读取和判断各个处理单元、通信节点的输入FIFO缓存的缓 存状态，对各个处理单元和/或通信节点的当前任务强度进行检测；
利用检测结果生成时钟配置信息；
根据相应的时钟配置信息，调整处理单元、通信节点的时钟振荡频率。 本发明阵列处理系统实现可全局异步局部同步的通信方式，每个处理单元或通信节点与属于不同时钟域的处理单元或通信节点相连，组成支持 异步数据传输的芯片网络结构，各处理单元或通信节点内部的各个模块使 用同一个时钟同步地运行，不同处理单元或通信节点在不同时钟下运行、 传递转发数据。优选藉由在各节点内部设置特定先入先出缓存器，可以实 现整个阵列处理器全局异步局部同步的时钟管理方案，并设置任务强度检 测模块对先入先出缓存器的空、将满、满等几种状态的判断来决定各单元/ 节点的工作状态，配置各单元/节点的运行时钟，达到有效降低阵列处理器 芯片功耗的目的。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说 明，不能认定本发明的具体实施只局限于这些说明，例如，数据输入缓存
优选采用通用的FIFO缓存但并不限于该类缓存，对于多时钟域异步传输， 除了以数据输入缓存方式实现，还可以采用现有异步通信的握手机制实现， 以相应的功能模块代替FIFO缓存即可。对于本发明所属技术领域的普通技 术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或 替换，都应当视为属于本发明的保护范围。
权利要求
1.一种支持异步传输的阵列处理系统，包括互联的至少一对数据发送方和数据接收方，其特征在于，所述数据发送方和数据接收方都分别包括为其自身提供时钟的时钟电路，所述数据发送方和数据接收方之间按照异步通信方式收发数据。
2. 如权利要求1所述的支持异步传输的阵列处理系统，其特征在于， 所述数据接收方包括数据输入缓存装置，所述数据输入缓存装置的数据写 入端采用所述数据发送方的时钟，所述数据输入缓存装置的数据读出端采 用所述数据接收方的时钟。
3. 如权利要求2所述的支持异步传输的阵列处理系统，其特征在于，所述数据发送方也包括数据输入缓存装置，所述时钟电路包括时钟发生器 和任务强度检测模块，所述任务强度检测模块的输出端与所述时钟发生器 相连，为所述时钟发生器提供时钟配置信息，控制所述时钟发生器的工作。
4. 如权利要求3所述的支持异步传输的阵列处理系统，其特征在于， 所述任务强度检测模块的检测端至少与其所在方的数据输入缓存装置相 连，用于检测所述数据输入缓存装置的缓存状态，并根据检测结果向所述 时钟发生器提供时钟配置信息，控制所述时钟发生器的时钟频率。
5. 如权利要求4所述的支持异步传输的阵列处理系统，其特征在于， 所述缓存状态选自下列内容缓存空、缓存将空、缓存半满、缓存将满、 缓存满、特定数目的存储状态阈值以及缓存中的真实数据量。
6. 如权利要求3或4所述的支持异步传输的阵列处理系统，其特征 在于，所述数据发送方的任务强度检测模块的检测端分别与所述数据接收 方的数据输入缓存装置的满信号输出端、恢复信号输出端和所述数据发送 方的数据输入缓存装置的空信号输出端、数据负载强度信号输出端相连； 所述任务强度检测模块在检测到所述满信号时，控制所述数据发送方的时 钟发生器停止工作，或不再向目的处理单元发送数据，直到缓存满状态结 束；所述任务强度检测模块在检测到所述恢复信号时，控制所述数据发送 方的时钟发生器重新工作；所述任务强度检测模块在检测到所述空信号 时，控制所述数据发送方的时钟发生器停止工作；所述任务强度检测模块 在检测到特定强度的数据负载时，根据负载强度动态调整时钟发生器的时 钟频率。
7. 如权利要求2所述的支持异步传输的阵列处理系统，其特征在于， 所述数据输入缓存装置为异步先入先出缓存器。
8. 如权利要求1至7中任一项所述的支持异步传输的阵列处理系 统，其特征在于，所述数据发送方为处理单元或通信节点，所述数据接收 方为处理单元或通信节点。
9. 一种全局异步局部同步的时钟管理方法，用于支持异步传输的阵 列处理系统，其特征在于，包括如下步骤Al、为阵列处理系统中的各个处理单元配置独立的时钟域；Bl、各个处理单元按照其各自所属时钟域的时钟运行，且所述处理单 元之间按照异步通信方式收发数据。
10. 如权利要求9所述的时钟管理方法，其特征在于，所述步骤Al之后还包括对各个处理单元的时钟进行调整的过程，其包括以下步骤 All、对各个处理单元的当前任务强度进行检测； A12、根据检测结果生成时钟配置信息；A13、根据相应的时钟配置信息调整处理单元的时钟振荡频率。
11. 如权利要求10所述的时钟管理方法，其特征在于，各处理单元 设置有数据输入缓存装置，所述步骤A11中，所述当前任务强度的检测通 过读取和判断所述数据输入缓存的缓存状态来实现。
全文摘要
本发明公开了一种支持异步传输的阵列处理系统，包括互联的至少一对数据发送方和数据接收方，数据发送方和数据接收方都分别包括为其自身提供时钟的时钟电路，数据发送方和数据接收方之间按照异步通信方式收发数据。本发明同时还公开了一种用于该阵列处理系统的时钟管理方法。通过对阵列处理系统中的各处理单元和通信节点设置不同的时钟域，支持全局异步局部同步的时钟方案，实现跨时钟域的异步数据传输，各处理单元和通信节点可按照与其性能和任务相适应的时钟频率工作，达到降低功耗的目的。
文档编号G06F15/173GK101320362SQ200810068128
公开日2008年12月10日 申请日期2008年6月27日 优先权日2008年6月27日
发明者刘彦亮, 叶兆华, 丹 周, 鹏 戴, 王新安, 来 魏, 维 黄 申请人:北京大学深圳研究生院