专利名称：可抽换储存装置的存取错误的校正方法、装置与系统的制作方法
技术领域：
本发明有关可抽换储存装置的存取错误校正，且尤指利用可抽换储存装置的存 取错误信息来校正可抽换储存装置的存取设定的方法、装置与系统。
背景技术：
使用者经常利用读卡装置等接口来存取一般的可抽换储存装置，例如SD卡 (Secure Digital)、存储条(Memory Stick) 、 MMC卡(MultiMedia Card) 、 xD图片 卡(xD-Picture Card)等快闪存储装置， 一般而言， 一个设计良好的可抽换储存装置 控制系统应可让使用者通过读卡装置以符合规格书上最快的频率与最大的数据总 线宽度去存取任一可抽换储存装置，然而，在现实生活中，各个不同厂商所制造出 来的可抽换储存装置与可抽换储存装置控制系统可能会存在一些差异，例如信号震 荡源不同而造成工作频率上的差异、信号驱动能力大小不同或存取接口的脚位接触 面积大小不同等差异。这些差异可能会造成在存取可抽换储存装置时的信号时序不良或者脚位接触 不良，从而使得使用者无法正常利用读卡装置来存取可抽换储存装置，例如使用者 利用A厂商制造的读卡装置得以正常存取B厂商所制造的可抽换储存装置，而利 用A厂商制造的读卡装置却无法正常存取C厂商所制造的可抽换储存装置，甚至 是无法正常存取B厂商所制造的另一可抽换储存装置，这对使用者以及负责维修 读卡装置或可抽换储存装置的厂商而言都是非常不便。发明内容为解决上述问题，本发明的目的之一是提供一种校正可抽换储存装置的存取错 误的校正方法、装置与系统，以使得在不需更新驱动程序或更改硬件的情况下，即 可通过自动校正功能来消除读卡装置与可抽换储存装置间的兼容性问题。依据本发明一方面的一种用于校正存取一可抽换储存装置的存取错误的校正方法，包含下列步骤依据一存取设定来存取该可抽换储存装置；以及当该可抽换说明书第2/6页储存装置的存取产生一存取错误信息时，依据该存取错误信息校正该存取设定。依据本发明另一方面的一种用于校正存取一可抽换储存装置的存取错误的校 正装置。该校正装置包含一存取接口与一校正单元，其中存取接口耦接该可抽换储 存装置，用以依据一存取设定来存取该可抽换储存装置，而校正单元则是耦接至该 存取接口，用以当该可抽换储存装置的存取产生一存取错误信息时，依据该存取错 误信息产生一校正信号来校正该存取设定。依据本发明再一方面的一种用于校正存取一可抽换储存装置的存取错误的校 正系统。该校正系统包含一储存装置与一处理器。储存装置是用以储存一特定程序； 而处理器耦接于该储存装置，用以执行该特定程序以依据一存取设定存取一可抽换 储存装置，以及当该可抽换储存装置的存取产生一存取错误信息时，依据该存取错 误信息校正该存取设定。
图1是本发明可抽换储存装置的存取错误的校正装置的一实施例的功能方块图。图2是图1所示的校正单元的一实施例的功能方块图。图3是回传至功能控制单元的数据与相关工作时脉的时序图。图4是本发明可抽换储存装置校正系统的一实施例的功能方块示意图。图5是本发明可抽换储存装置校正系统的另一实施例的功能方块示意图。
具体实施方式
图1是本发明可抽换储存装置的存取错误的校正装置的一实施例的功能方块 图。请注意到，图l仅显示与本发明有关的元件，为求简洁，其余已知元件将不显 示于图i中。本实施例中，可抽换储存装置的存取错误的校正装置(此后简称为校 正装置)100包含校正单元110、存取接口 120与功能控制单元130，而与存取接口 120耦接的可抽换储存装置140可为任何已知的快闪存储卡，例如SD卡(Secure Digital)、存储条(Memory Stick) 、 MMC卡(MultiMedia Card) 、 xD图片卡(xD-Picture Card)等，请注意到，可抽换储存装置140亦可以焊接等形式固定地耦接于存取接 口 120，而校正单元110可内建于读卡装置内部的可抽换储存装置主机控制单元 (host control imit，此后简称为主机控制单元)。当使用者欲存取可抽换储存装置140时，可将可抽换储存装置140通过存取接口 120耦接具有校正装置100的读卡装置(未示于图1中)，再通过读卡装置连结一主机，例如个人电脑、笔记本电脑、个人数字助理、数码相机、移动通讯装置等，而该读卡装置亦可通过各种高速总线接口(例如PCI express总线)耦接上述各种主机 而以内建于主机中的形式来加以呈现。当读卡装置耦接主机时，则开始对该读卡装置进行初始化的工作，以判断可抽 换储存装置140的类型来以相对应的程序进行控制，若主机有对应于可抽换储存装 置140的存取设定，例如，用以存取数据的时脉相位设定、时脉频率设定、或总线 宽度设定等存取相关设定，则将该存取设定加载主机控制单元，功能控制单元130 接着则控制存取接口 120，以使存取接口 120依据该存取设定对可抽换储存装置140 进行数据存取，然而由于上述工作频率、信号驱动能力或接触面积等差异所产生不 兼容的问题可能造成在存取可抽换储存装置140时发生错误中断，因此校正单元 IIO得依据该错误中断以产生校正信号以直接校正目前使用中的存取设定，例如， 修改用以存取数据的时脉相位设定、时脉频率设定、或总线宽度设定等相关存取设 定。之后，存取接口 120可依据校正后的存取设定对可抽换储存装置进行存取，如 此一来，即可在不需更新驱动程序或更改硬件的情况下，通过自动校正功能来消除 读卡装置与可抽换储存装置140间的兼容性问题。请注意到，功能控制单元130亦 可依据该错误中断产生存取错误信息，而校正单元IIO再依据功能控制单元130所 产生的存取错误信息产生校正信号通知功能控制单元130校正该存取设定。图2是图1所示的校正单元的一实施例的功能方块图。本实施例中，校正单元 IIO包含时脉频率控制单元112、第一时脉相位控制单元114、第二时脉相位控制单 元116与总线控制单元118。除了上述不兼容的问题之外，由可抽换储存装置140 回传至功能控制单元130的数据亦可能发生无法预期的延迟，而使得数据存取上发 生错误。请参阅图3，图3是回传至功能控制单元的数据与相关工作时脉的时序图。 图3所示的时脉I一CLK是主机控制单元的工作时脉，而功能控制单元130是依据时 脉1—CLK判读由可抽换储存装置140传回来的数据，亦即，在时间点T1、 T2等时 点判断该数据，在正常情况下，由可抽换储存装置140传回来的数据(如数据D1 所示)，功能控制单元130可在正确的时点判读该数据，然而，若各种非理想因素 使得功能控制单元130的工作时脉与传递至可抽换储存装置140的传输时脉有着极 大的差异(延迟)或回传的数据发生不可预期的过度延迟，则功能控制单元130可能 无法在正确的时点判读由可抽换储存装置140回传的数据(如数据D2所示)，如 此一来，即会造成在存取可抽换储存装置140时发生错误中断，为解决此问题，可利用第一时脉相位控制单元114将传递至储存装置140的传输时脉延迟一预定相位 (如图2的时脉CLK1)，使得由可抽换储存装置140回传的数据亦随之延后(如图3 中数据D3所示) ，类似地，若利用第二时脉相位控制单元116将功能控制单元130 的工作时脉延后一预定相位(如图2的时脉CLK2)亦可获得相同的功效，当然，亦 可一并使用第一时脉相位控制单元114与第二时脉相位控制单元116，以将传递至 储存装置140的传输时脉延迟一预定相位以及将功能控制单元130的工作时脉延迟 一预定相位。第一或第二时脉相位控制单元在控制相位延迟时，得任意选取一组未 使用过的相位延迟设定值，如相位延迟90度，若相位延迟90度后仍发生存取错误， 则可再选取另一组未使用过的相位延迟设定值，如相位延迟180度，若相位延迟 180后可正确存取数据，则可维持此一存取设定，并记录此设定值于主机。若使用 所有的相位延迟设定值之后均无法正常存取可抽换储存装置140，则可再修改其它 存取设定参数，例时脉频率设定或总线设定。
在存取可抽换储存装置140发生错误中断时，亦可调整可抽换储存装置140与 主机控制单元的时脉，例如若在以lOOMHz的时脉存取可抽换储存装置140时发生 了错误中断，则时脉频率控制单元112则可选取一组未使用过的频率设定值作为可 抽换储存装置140与主机控制单元的时脉，如80MHZ，若以80MHz作为可抽换储 存装置140与主机控制单元的时脉仍发生存取错误，则可再选取另一组未使用过的 相位延迟设定值，如60MHz，若以60MHz作为可抽换储存装置140与主机控制单 元的时脉时可正确存取数据，则可维持此存取设定，并记录此设定值于主机。若使 用所有的频率设定值之后均无法正常存取可抽换储存装置140，则可再修改其它的 存取设定参数，例如总线设定。请注意到，于本发明的其它实施例中，亦可以结合 时脉频率校正与时脉相位校正，亦即，将经时脉频率控制单元112校正过频率后的 信号CLKO再通过第一、二时脉相位控制单元114、 116来进行相位校正，此外， 亦可仅进行时脉频率校正，而省略第一、二时脉相位控制单元114、 116。
在存取可抽换储存装置140发生错误中断时亦可调整存取可抽换储存装置140 的总线设定，例如若在以16位的传输宽度存取可抽换储存装置140时发生了错误 中断，则总线控制单元118则可选取一组未使用过的总线设定值作为可抽换储存装 置140与主机控制单元的总线设定值，如8位的传输宽度，若以8位的传输宽度存 取可抽换储存装置140时仍发生存取错误，则可再选取另一组未使用过的总线设定 值，如4位的传输宽度，若以4位的传输宽度存取可抽换储存装置时可正确存取数 据，则可维持此存取设定，并记录此设定值于主机。若使用所有的总线设定值之后均无法正常存取可抽换储存装置140，则可再修改其它存取设定。
图4是本发明可抽换储存装置校正系统的一实施例的功能方块示意图。本实施 例中，校正系统400包含一主机410与一读卡装置420，而主机410包含一储存装 置412与一处理器414，主机410可为前述各类型的主机，而读卡装置420可为已 知的读卡装置另包含一校正单元IIO，其可通过各种高速总线与校正系统耦接，而 可抽换储存装置140通过可抽换储存装置存取接口与读卡装置420耦接。
储存装置412是用以储存一特定程序SW，而处理器414执行特定程序SW以 依据一存取设定来存取可抽换储存装置140，而当可抽换储存装置140的存取产生 相对应于存取错误的一存取错误信息时，依据该存取错误信息校正该存取设定，并 通过不断地校正存取设定以避免存取错误的发生。如前所述，存取设定包含了 (但 不限于)时脉相位设定、时脉频率设定与总线设定，当存取错误发生时，处理器 414执行特定程序SW以依据该存取错误信息控制校正单元110以更改原本的时脉 相位设定，例如使得用以存取可抽换储存装置140的一传输时脉延迟一预定相位， 若使用过所有相位延迟设定值均无法正常存取可抽换储存装置140，则可再修改其 它存取设定，如控制校正单元110以修改时脉频率设定，此时，处理器414执行特 定程序SW以依据存取错误信息控制校正单元110以更改原本的时脉频率设定，例 如使得用以存取可抽换储存装置140的一时脉频率下降，若使用过所有时脉频率设 定值均无法正常存取可抽换储存装置140，则可再进一步地修改其它存取设定，如 修改总线设定，此时，处理器414执行特定程序SW以依据存取错误信息控制校正 单元110以更改原本的总线设定，例如使得用以存取可抽换储存装置140的传输宽 度减少。请注意到校正单元110中的时脉频率控制单元112与总线控制单元118均 可沿用已知的读卡装置中相应的控制单元，亦即，不必额外设置时脉频率控制单元 112与总线控制单元118。
图5是本发明可抽换储存装置校正系统的另一实施例的功能方块示意图。请注 意到图4与图5中具有相同标号的元件具有相同或类似的功能。本实施例中，校正 系统500是设置于一读卡装置420'之内，校正系统500包含一校正单元110、 一 储存装置412与一处理器414。图4的实施例与图5的实施例最主要区别在于图5 的校正系统500的是设置在读卡装置420'内部，而处理器414与储存装置412亦 为读卡装置420'内部的元件，校正系统500的功能以及运作与校正系统400相似， 为求简洁于此不再赘述。
请注意到，不论图2、图3所示的校正装置的实施例或图4、图5所示的校正
9系统的实施例，在校正存取设定时得以结合时脉相位校正、时脉频率校正或总线校 正，亦可仅实施其中一存取设定的校正，在结合实施时脉相位校正、时脉频率校正 或总线校正时，于一较佳实施方式中，得依序校正相位、频率以及总线，亦即，先 进行相位校正，若使用所有相位设定值均无法正常存取可抽换储存装置140，则再 修改频率设定值，若使用所有的频率设定值之后还不能正常存取可抽换储存装置 140，则再修改总线设定值。请注意，上述仅作为范例说明之用，并非本发明的限 制条件，亦即，可依据设计需求来决定设定值校正的顺序，亦即，修改相位、频率、 总线的设定值的次序是可调整的，并未限定是依序进行时脉相位校正、时脉频率校 正与总线校正。
综上所述，本发明的实施例提供了校正可抽换储存装置的存取错误的校正方 法、装置与系统，可依据存取可抽换储存装置时发生的存取错误信息自动地校正存 取设定，如此一来，即可在不需更新驱动程序或更改硬件的情况下解决兼容性的问 题，从而减轻使用者与厂商可能遭遇到的困扰。
以上所述仅为本发明的较佳实施例，凡根据本申请权利要求范围所作出的种种 等同的改变或替换，皆应属本发明的涵盖范围。
权利要求
1.一种用于校正存取一可抽换储存装置的存取错误的校正方法，包含依据一存取设定来存取该可抽换储存装置；以及当该可抽换储存装置的存取产生一存取错误信息时，依据该存取错误信息校正该存取设定。
2. 根据权利要求l所述的方法，其特征在于该存取设定包含一时脉相位设定。
3. 根据权利要求2所述的方法，其特征在于依据该存取错误信息校正该存取设定的步骤还包含.-依据该存取错误信息更改该时脉相位设定，使得用以存取该可抽换储存装置的一操作时脉延迟一预定相位。
4. 根据权利要求l所述的方法，其特征在于该存取设定包含一时脉频率设定。
5. 根据权利要求4所述的方法，其特征在于依据该存取错误信息校正该存取设定的步骤还包含依据该存取错误信息校正该时脉频率设定，使得用以存取该可抽换储存装置的一操作时脉的频率下降。
6. 根据权利要求l所述的方法，其特征在于该存取设定包含一总线设定。
7. 根据权利要求6所述的方法，其特征在于依据该存取错误信息校正该存取设定的步骤还包含依据该存取错误信息校正该总线设定，使得用以存取该可抽换储存装置的一总线的传输宽度减少。
8. —种用于校正存取一可抽换储存装置的存取错误的校正装置，包含一存取接口，耦接该可抽换储存装置，依据一存取设定来存取该可抽换储存装置；以及一校正单元，耦接至该存取接口，当该可抽换储存装置的存取产生一存取错误信息时，该校正单元依据该存取错误信息产生一校正信号来校正该存取设定。
9. 根据权利要求8所述的校正装置，其特征在于该存取设定包含一时脉相位设定，以及该校正装置还包含一时脉相位控制单元，用以依据该校正信号校正该时脉相位设定。
10. 根据权利要求9所述的校正装置，其特征在于该时脉相位控制单元依据该校正信号校正该时脉相位设定，使得用以存取该可抽换储存装置的一传输时脉延迟一预定相位。
11. 根据权利要求8所述的校正装置，其特征在于该存取设定包含一时脉频率设定，以及该校正装置还包含一时脉频率控制单元，用以依据该校正信号校正该时脉频率设定。
12. 根据权利要求11所述的校正装置，其特征在于该时脉频率控制单元依据该校正信号校正该时脉频率设定，使得用以存取该可抽换储存装置的一时脉频率下降。
13. 根据权利要求8所述的校正装置，其特征在于该存取设定包含一总线设定，以及该校正装置还包含一总线控制单元，用以依据该校正信号校正该总线设定。
14. 根据权利要求13所述的校正装置，其特征在于该总线控制单元依据该校正信号校正该总线设定，使得用以存取该可抽换储存装置的一总线的传输宽度减少。
15. —种用于校正存取一可抽换储存装置的存取错误的校正系统，包含一储存装置，用以储存一特定程序；以及一处理器，耦接于该储存装置，该处理器执行该特定程序以依据一存取设定存取一可抽换储存装置；以及当该可抽换储存装置的存取产生一存取错误信息时，依据该存取错误信息控制一校正单元以校正该存取设定。
16. 根据权利要求15所述的校正系统，其特征在于该存取设定包含一时脉相位设定。
17. 根据权利要求16所述的校正系统，其特征在于该处理器执行该特定程序以依据该存取错误信息控制该校正单元以更改该时脉相位设定，使得用以存取该可抽换储存装置的一传输时脉延迟一预定相位。
18. 根据权利要求15所述的校正系统，其特征在于该存取设定包含一时脉频率设定。
19. 根据权利要求18所述的校正系统，其特征在于该处理器执行该特定程序来依据该存取错误信息控制该校正单元以校正该时脉频率设定，使得用以存取该可抽换储存装置的一时脉频率下降。
20. 根据权利要求15所述的校正系统，其特征在于该存取设定包含一总线设定。
21. 根据权利要求20所述的校正系统，其特征在于该处理器执行该特定程序来依据该存取错误信息控制该校正单元以校正该总线设定，使得用以存取该可抽换储存装置的一总线的传输宽度减少。
全文摘要
本发明是一种可抽换储存装置的存取错误的校正方法、装置与系统，该用于校正存取一可抽换储存装置的存取错误的校正方法，包含依据一存取设定来存取该可抽换储存装置；以及当该可抽换储存装置的存取产生一存取错误信息时，依据该存取错误信息校正该存取设定。
文档编号G06F3/06GK101661379SQ200810214699
公开日2010年3月3日 申请日期2008年8月29日 优先权日2008年8月29日
发明者巫启台, 张吉甫, 杨逸乐, 王树宏, 赖昆彬, 赖治维 申请人:智微科技股份有限公司