专利名称：一种提高io速度的电路的制作方法
技术领域：
本发明涉及一种10电路，具体地说，是涉及一种用于接触式智能卡芯片的能提高 IO通信速度的电路。
背景技术：
在接触式智能卡领域，主流的通信标准是IS0/IEC 7816，该标准的特点是，卡与读 卡器之间的双向数据传输管脚需要用"线与"的方式连接。所以，芯片数据传输的10管脚 通常使用的是开漏结构PAD,如图1，开漏PAD在输出低电平到高电平的转换时，完全由上拉 电阻完成，而上拉电阻一般为几十K欧姆，以致电平上升时间长，数据输出速率低，最高只 有几百Kbps的波特率。导致IS07816串口的通信速度慢，通讯时间过长。另一方面，随着 智能卡技术的发展，智能卡要求ETU分频比越来越高，如果10速度太慢也将导致功能错误。 因此，如何縮短通讯时间及提高10的通讯速度已经显得格外重要。
发明内容
本发明公开了一种能提高10速度的电路结构，从而有效地縮短7816串口的通讯 时间，提高串口通讯效率。 为实现本发明的目的，本发明提供了一种开漏结构外加"O-l"电平转换时一个时 钟周期的加速转换脉冲，并带上拉电阻与三态传输门的10电路结构。此电路结构包括三态 双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。 由于三态门使能信号(ENO)是串口输出数据经过D触发器及一组逻辑门电路生成 的，使ENO信号在输出数据发生"0-1"电平转换时，具有一个时钟周期的加速转换脉冲，使 10 PAD能输出一个时钟周期的强驱动高电平，加快了输出数据从低电平向高电平的转换时 间，有效地提高了芯片IO速度。 本发明所公开的提高IO速度的电路结构，能使数据传输速度明显提高，提高后的
10速度性能与选用的PAD驱动能力有关， 一般都能达到十几MHz。这样大大縮短了通讯时
间，提高了智能卡的通信效率，有效地解决了智能卡的在通讯时的瓶颈问题。 本发明中提出的输出数据在"O-l"电平转换时，三态门控制信号(ENO)有一个时
钟周期的加速转换脉冲，使PAD输出为强驱动输出的高电平只维持一个周期，其它时间输
出的高电平均为"弱l"，满足当任何一方输出为低时，都可以将数据线拉至低电平(最慢一
个周期内)。也即能符合ISO/IEC 7816通信协议中关于"线与"特性的要求。
图1开漏PAD示意图 图2本发明公开的提高10速度的电路 图3三态传输门使能信号的时序图
具体实施例方式
参照图2所示，本发明提出的开漏结构外加"0-l"电平转换时一个时钟周期的加 速转换脉冲，并带上拉电阻与三态传输门结构的10电路结构，包括三态双向开漏10 PAD、 生成三态门使能信号(ENO)的一组逻辑门电路。 由串口输出数据(Sci—dataout)经过D触发器锁一拍(用串口的工作时钟Ext— c 1 k)生成Sci_data0ut_dy信号，此信号与原串口输出数据经过与门后，生成串口输出数据 的使能信号(Sci_d0Ut_en)，由此串口数据使能信号经过一个非门后生成一使能信号，即是 三态门的使能端(ENO)信号。据此电路结构生成的三态门使能信号ENO具有当串口输出数 据在"O-l"电平转换时，只有一个时钟周期的加速转换脉冲信号，具体的时序图可参见图 3。 参照图3所示，Ext—clk是串口工作时钟，Sci_dataout为串口输出数据，Sci_ data0ut_dy为串口输出数据经过D触发器锁存后生成的数据信号，SCi_dout_en为串口输 出数据使能信号，ENO为三态门使能端信号，ENO具有"0-1"电平转换时一个时钟周期的加 速转换脉冲。也即在串口输出高电平时，只在高电平到来的第一个周期ENO有效(为高电 平)，若第二周期或之后仍持续输出为高电平，则ENO无效(为低电平)，此时靠上拉电阻维 持PAD上输出为高电平。若输出为低电平，则ENO始终有效(为高电平)，PAD输出为强驱 动的低电平。图3标示出"0-l"电平转换时维持的一个周期有效的EN0信号，箭头(1)与 箭头(2)处由于串口输出数据都只有一个周期的高电平，而在输出数据为低电平时，ENO始 终有效，因而ENO使能信号一直就为高；而在箭头(3)与箭头(4)处，由于串口输出数据分 别有两个周期和三个周期的高电平，而ENO信号都只维持了一个周期的有效信号就变成无 效了，在ENO使能无效，三态门截止期间，输出数据靠上拉电阻上拉至高电平("弱l")，即 使ENO信号在串口工作时钟上升沿处发生毛剌现象，也不会影响功能及性能。
由上述可知，本发明依靠三态门在"O-l"电平转换时一个时钟周期的加速转换脉 冲，縮短了从低电平向高电平的转换时间，从而有效地提高了 io传输速度，提高了智能卡 的通讯效率，一个时钟周期的加速转换脉冲也满足了 ISO/IEC 7816通信协议中关于"线 与"的要求。
权利要求
一种提高IO速度的电路，其特征在于开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的电路结构；此电路结构包括三态双向开漏IO PAD、生成三态门使能信号ENO的一组逻辑门电路。
2. 根据权利要求1所述的一种提高IO速度的电路，其特征在于所述生成三态门使能 信号ENO的一组逻辑门电路的串口输出数据用串口工作时钟经D触发器先锁一拍生成数据 信号，此数据信号与原串口输出数据经过与门生成串口输出数据的使能信号，此数据使能 信号经过一个非门后得到三态门的使能端ENO信号。
3. 根据权利要求1所述的一种提高IO速度的电路，其特征在于当智能卡芯片的数据 管脚在需要输出高电平时，在高电平到来的第一个周期，ENO将有效，此时打开CMOS三态驱 动，PAD输出为强驱动的高电平。
4. 根据权利要求1或3所述的一种提高10速度的电路，其特征在于若高电平到来的第 二周期或之后仍持续输出为高电平，则自动关掉三态驱动，靠上拉电阻维持PAD上输出为 高电平。
全文摘要
本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。
文档编号G06K19/07GK101751595SQ200810227989
公开日2010年6月23日 申请日期2008年12月4日 优先权日2008年12月4日
发明者卢锋, 周鹏, 耿介, 赵贵勇, 郑晓光 申请人:北京中电华大电子设计有限责任公司