专利名称：非易失存储介质控制器以及非易失存储设备的制作方法
技术领域：
本发明涉及非易失存储介质的兼容性控制技术。
背景技术：
随着各类非易失存储介质应用的逐渐推广，越来越多的各类介质芯片制造厂商涌 现出来，由于不同的制造商其工艺以及设计和操作方式都略有差异，甚至相同的制造商不 同批的产品都会由于产品升级等缘故导致产品的设计和产品中使用的控制指令都是不同 的。因此，此类情况给后端的设备生产和产品应用的厂商带来很大的挑战和问题。其一，就 是产品兼容性的问题，后端的设备生产商期望其产品使用的这类存储介质控制器具有很好 的兼容性，可以兼容多家的存储介质。这样，就会使设备具有更多的选择，可以综合考虑各 家产品的性能及价格等多种因素，或者使用不同的产品得到不同规格的设备或者不同价位 的设备。其二，不同系列的设备需要使用不同规格的存储介质，因此面临不同的操作方法。 例如使用NANDFlash的SLC系列产品(Single-Level Cell，单层单元闪存)与NAND Flash 的MLC系列产品(Multi-Level Cell,多层单元闪存)。SLC和MLC采用的是两种不同类型 的NAND Flash储存介质， 一般来讲，SLC比MLC性能好，厂商一般用SLC来做高端产品，而 MLC用来做低端产品。但是对于这两种存储介质需要使用不同的控制器芯片进行控制，而且 使用的指令和操作都有很大的差异。其三，不同系列的设备可能会面临不同大小和配置的 存储介质，例如，不同容量的存储设备，其存储介质的阵列规模或者单颗介质的容量是不同 的。 对于设备生产商来讲，开发一颗存储介质控制器芯片的费用是相当昂贵的，一般 动辄需要几十万甚至上百万美金，因此，如果控制芯片不具备很强的兼容性，其适用范围比 较狭隘，当生产商考虑需要换入其他厂商存储介质芯片或者其他类型的存储介质芯片时， 就面临着需要重新开发一款控制芯片，这个费用是相当昂贵的。当然，也许有一些生产商考 虑到了此类兼容性问题，因此采用传统IC设计中常用的方法，即在IC设计过程中，加入一 些可配置的电路设计，将一些扩展功能或者相关电路设计加入控制芯片内，根据产品需要 来配置IC芯片的电路选择，从而达到控制芯片兼容性的目的。当然，这样做也可以满足制 造商关于对存储介质芯片兼容性的要求，但是，使用此类解决方法，控制芯片中需要设计大 量可配置的硬件电路，才能满足不同的厂商或者各类型的介质芯片，这就意味着，每一款控 制芯片在使用过程中，都只使用了其中的一部分，而另外的一部分没有被配置使用到的，就 被浪费掉了。芯片的价格与芯片的设计规模或者说芯片尺寸是成正比的，每一颗芯片都意 味着浪费了很多一部分的价格。因此，虽然这种方法可以达到兼容性的目的，同时也可以满 足产商家使用一颗控制芯片满足多种不同的后端存储介质芯片的需求，但是，这种方法是 以控制器芯片的价格为代价，很大程度的提高了控制芯片的价格，造成了很大的浪费。
发明内容
本发明针对现有技术中非易失存储介质控制器不能低成本的兼容多种非易失存储介质的问题，提出了一种不需要额外增加配置电路的方式就可以实现对不同非易失存储 介质进行兼容的非易失存储介质控制器以及非易失存储设备。 本发明采用的非易失存储介质控制器，包括至少一个控制模块，每个控制模块控 制一组非易失存储介质；控制模块内至少包括协处理器、数据存储器；所述协处理器用于 接收设备主控处理器解析后的介质控制指令，并将介质控制指令解析成介质操作指令下发 到对应的非易失存储介质中；所述数据存储器分别与设备缓存和对应的一组非易失存储介 质相连接，所述协处理器控制数据存储器完成数据在设备缓存和非易失存储介质之间的传 输。 优选的，所述的控制模块中还包括第一随机存储器，用于缓存设备主控处理器解 析后的介质控制指令，所述协处理器从第一随机存储器中提取控制指令进行解析处理。
优选的，所述的控制模块中还包括第二随机存储器，用于在对应非易失存储介质 处理工作状态时缓存协处理器解析出该介质的操作指令。 本发明还提出了一种非易失存储设备，除了包括上述的非易失存储介质控制器 外，还包括接口控制器、只读存储器、主控处理器、只读存储器、缓存单元、非易失存储介 质。所述只读存储器还用于存储所述非易失存储介质的配置信息，所述主控处理器根据只 读存储器中存储的该特征信息将主机指令解析成介质控制指令。 本发明中使用的非易失存储介质可以为闪存芯片，例如NAND型闪存芯片等。
本发明由于在控制模块内设置了协处理器，并由协处理器负责将介质控制指令解 析成介质操作指令，非易失存储介质的配置信息如特征信息等预先被配置和存储在存储设 备的只读存储器中，这种二级处理主机指令的方式大大提高了控制器和存储设备的可配置 性和工作效率。 此外由于协处理器在工作过程中会依次对介质控制指令进行解析及发送，当指令 对应介质处于工作状态时，协处理器会先将解析后的指令存放于第二随机存储器中，并继 续执行其他介质的指令解析发送及缓存，这极大程度的提高了控制器的工作效率以及介质 操作的速率。 本发明的控制器中还可以同时集成多个控制模块，则控制器中包括了多个协处理 器，每个模块彼此都是独立并行操作的，大幅度的提高了介质控制器与介质芯片指令及数 据的传输速率。
图1是本发明非易失存储介质控制模块优选实施例原理图；
图2是本发明非易失存储介质控制器优选实施例原理图；
图3是本发明非易失存储设备优选实施例结构框图。
具体实施例方式
以下结合附图并通过具体实施例对本发明的实现进行详细说明。
如图1所示的非易失存储介质控制模块结构原理图，本实施例中非易失存储介质 控制模块150中除了包括协处理器1503和数据存储器1502夕卜，还包括第一随机存储器 1501和第二随机存储器1504。主机系统发来的指令通过接口控制器传送到主控处理器13，主控处理器根据只读存储器12中存储的介质配置信息，例如闪存介质的阵列特征、闪存 介质的指令操作信息等，将主机指令解析为对应的介质控制指令发送到控制模块150中的 第一随机存储器1501中进行缓存，其中第一随机存储器1501可以选择采用动态随机存储 器。协处理器1503对第一随机存储器1501中将介质控制指令进行进一步的指令解析，解 析成介质操作指令并发送到对应的存储介质1601 、1602、 1603、 1604中。当对应的存储介质 处于工作状态时，协处理器1503将解析后的介质操作指令缓存在第二随机存储器1504中， 第二随机存储器1504可以采用动态随机存储器。并在对应的存储介质处于空闲状态时，依 次将操作指令发给目的存储介质。本实施例中非易失存储介质控制模块150控制一个非易 失存储介质组160，一个非易失存储介质组160中包含多个存储介质。本实施例中在简化的 情况下也可以省去第一随机存储器1501或/和第二随机存储器1504，这种做法即省去了指 令的缓冲机制。协处理器1503通过控制数据存储器1502控制数据的传输。
如图2所示的非易失存储介质控制器优选实施例，非易失存储控制器15中包括多 个非易失存储介质控制模块150、151、152，每个非易失存储介质控制模块150U51、152对 应控制非易失存储介质单元16中的一个非易失存储介质组160、161、162。存储设备的主 控处理器13通过控制总线与控制器15中的多个协处理器进行指令交互，缓存单元通过数 据总线与控制器15中的各个协处理器的数据存储器进行数据传输，每个非易失存储介质 控制模块150、151、152中都有如图1所示的各单元模块，其每个单元的操作模式与图1中 的对应单元工作原理是一致的。但是每个非易失存储介质控制模块150、151、152后端控制 的存储介质阵列或者说存储介质芯片有可能是不一样的。即主控处理器13通过读取只读 存储器12中相应的配置信息，在正常操作过程中，主控处理器13接受主机指令之后，根据 存储介质配置信息的特点对应将主机指令解析成介质控制指令，即协处理器解析成协处理 器可以进行进一步解析的控制指令。该控制指令被发送到对应介质控制模块150、151、152 中的第一随机存储器中进行寄存。协处理器进一步对第一随机存储器中的控制指令进行解 析，当对应存储介质处于空闲状态时，协处理器将解析之后的操作指令发送给对应存储介 质，当对应存储介质处于工作状态时，协处理器将指令缓存于第二随机存储器中，同时继续 解析对应其他存储介质的控制指令，以及将其他对应存储介质的指令根据其状态进行发送 或缓存。所有协处理器之间是完全并行操作，同时协处理器核之间不存在复用或者状态的 反馈，彼此之间不会影响工作的独立性；另外，各个协处理器控制下的存储介质在接受指令 之后也是独立操作，彼此之间也是并行的操作。 如图3所示的存储设备结构框图，非易失存储设备1包括接口控制器11、只读存 储器12、主控处理器13、缓存单元14、非易失存储介质控制器15、非易失存储介质单元16。 其中非易失存储介质控制器15的可以为图1所示的单协处理器结构，也可以是图2所示的 多个协处理器的结构。非易失存储介质的配置信息存储在只读存储器12中，只读存储器12 还存储设备运行固件信息。缓存单元14用于缓存指令信息和数据信息。接口控制器ll与 主机系统2相连，用于转发主机控制指令。 以上实施例中的非易失存储介质可以是闪存，例如NAND闪存等。 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定
本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在
不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
一种非易失存储介质控制器，其特征在于，包括至少一个控制模块，每个控制模块控制一组非易失存储介质；所述控制模块至少包括协处理器、数据存储器；所述协处理器用于接收设备主控处理器解析后的介质控制指令，并将介质控制指令解析成介质操作指令下发到对应的非易失存储介质中；所述数据存储器分别与设备缓存和对应的一组非易失存储介质相连接，所述协处理器控制数据存储器完成数据在设备缓存和非易失存储介质之间的传输。
2. 根据权利要求1所述的非易失存储介质控制器，其特征在于，所述的控制模块中还 包括第一随机存储器，用于缓存设备主控处理器解析后的介质控制指令，所述协处理器从 第一随机存储器中提取控制指令进行解析处理。
3. 根据权利要求1或2所述的非易失存储介质控制器，其特征在于，所述的控制模块中 还包括第二随机存储器，用于在对应非易失存储介质处理工作状态时缓存协处理器解析出 该介质的操作指令。
4. 根据权利要求1或2所述的非易失存储介质控制器，其特征在于，所述的非易失存储 介质为闪存芯片。
5. 根据权利要求3所述的非易失存储介质控制器，其特征在于，所述的非易失存储介 质为闪存芯片。
6. —种非易失存储设备，包括接口控制器、只读存储器、主控处理器、非易失存储介 质控制器、只读存储器、缓存单元、非易失存储介质单元，其特征在于，所述只读存储器还用 于存储所述非易失存储介质的配置信息，所述主控处理器根据只读存储器中存储的该特征 信息将主机指令解析成介质控制指令；所述非易失存储介质控制器包括至少一个控制模 块，每个控制模块控制一组非易失存储介质；所述控制模块至少包括协处理器、数据存储 器；所述协处理器用于接收设备主控处理器解析后的介质控制指令，并将介质控制指令解 析成介质操作指令下发到对应的非易失存储介质中；所述数据存储器分别与设备缓存和对 应的一组非易失存储介质相连接，所述协处理器控制数据存储器完成数据在设备缓存和非 易失存储介质之间的传输。
7. 根据权利要求6所述的非易失存储设备，其特征在于，所述的控制模块中还包括第 一随机存储器，用于缓存设备主控处理器解析后的介质控制指令，所述协处理器从第一随 机存储器中提取控制指令进行解析处理。
8. 根据权利要求6或7所述的非易失存储设备，其特征在于，所述的控制模块中还包括 第二随机存储器，用于在对应非易失存储介质处理工作状态时缓存协处理器解析出该介质 的操作指令。
9. 根据权利要求6或7所述的非易失存储设备，其特征在于，所述的非易失存储介质为 闪存芯片。
10. 根据权利要求8所述的非易失存储设备，其特征在于，所述的非易失存储介质为闪 存芯片。
全文摘要
本发明公开了一种非易失存储介质控制器以及非易失存储设备，通过在控制器的控制模块内设置协处理器，并由协处理器负责将介质控制指令解析成介质操作指令，非易失存储介质的配置信息如特征信息等预先被配置和存储在存储设备的只读存储器中，这种二级处理主机指令的方式大大提高了控制器和存储设备的可配置性以及指令处理效率。此外还可以在控制器中设置多个控制模块，以及在控制模块中采用指令缓存机制，实现了控制模块间的并行处理和介质芯片指令的并行处理，提高了介质操作和数据传输的速率。
文档编号G06F12/08GK101751226SQ20081024130
公开日2010年6月23日 申请日期2008年12月8日 优先权日2008年12月8日
发明者陈磊 申请人:忆正存储技术(深圳)有限公司