专利名称：基于双口ram的双cpu保护信息共享系统的制作方法
技术领域：
本实用新型涉及一种在保护装置中通过双口 RAM芯片实现两个CPU系统之 间保护信息安全实时共享的硬件系统。
背景技术：
随着电力系统中继电保护装置的集成度越来越高，单个保护装置承担的保 护功能越来越多，装置内控制系统承担的计算控制任务越来越重，这样需要装 置能够提供运算速度快、运算能力强的CPU系统来满足这个要求。
原有的保护装置的控制系统主频较低，程序空间较少，越来越不能满足现
在保护装置的要求；目前所采用的保护装置的控制系统多采用频率较高、操作 复杂的单CPU系统，所有的控制运算功能均由一个CPU完成，对于不同的或者 更高的硬件要求，需要更换全部控制系统，这使得装置的继承性受到了限制， 不易升级，增加了成本，降低了效率。
实用新型内容
本实用新型的目的是针对以上现有技术存在的问题，提出一种具有高可靠 性、高实时性、高运算性能，又便于维护升级的保护装置硬件系统，从而满足 实际应用中对保护装置在运算能力、可靠性和实时性上的要求。
为了能够提供高速的运算能力，本实用新型的硬件系统将使用两个CPU系 统和双口RAM芯片，并将保护运算工作分配到这两个CPU系统中，使得每个CPU 系统能够完成运算任务的不同部分，由双口 RAM芯片共享两个CPU需要交互的 保护信息，并通过可靠的算法确保信息的可靠性和实时性。
为了实现上述要求，本实用新型是通过采取以下技术方案来实现的
一种基于双口 RAM的双CPU保护信息共享系统，其特征在于该系统包括 系统CPUA及系统CPUB两个CPU系统、双口 RAM芯片U，系统CPUA及系统CPUB 两个CPU系统，分别与双口 RAM芯片U的两端相连，继电保护运算工作分配到 系统CPUA及系统CPUB两个CPU系统中，每个CPU系统完成运算任务的不同部 分，由双口 R認芯片U共享两个CPU系统需要交互的保护信息。前述的基于双口 R認的双CPU保护信息共享系统，其特征在于在所述的两 个CPU系统交互保护信息时，提供保护信息的CPU系统为信息提供系统，使用 保护信息的CPU系统为信息使用系统，在指定时刻，信息提供系统将保护信息 组更新存放在双口 RAM芯片U中，信息使用系统在读取使用存放在双口 RAM芯 片U中的保护信息时，对保护信息进行校核，确保使用信息的正确。
本实用新型的有益效果是整个硬件系统使用两个相对独立的CPU系统， 由双口 RAM芯片负责连接这两个系统，每个系统对保护程序的不同部分进行独 立运算，共同完成全部的运算工作，这样将性能较低、价格较便宜的CPU系统 组合在一起同样可以满足性能要求较高的保护计算控制任务，同时当现有硬件 系统不够用的时候，只需修改升级该硬件系统的其中一个CPU系统就可以满足 新的要求，研发周期几乎缩短了一半，降低了研发费用和生产费用，开发过程 更加流畅。需要共享的保护信息可以通过双口 RAM芯片在两个CPU系统之间进 行传递，这样可以保证信息的实时性。在程序的运行过程设置冗余信息，并通 过高速可靠的算法使用冗余信息对共享的保护信息进行校对，防止CPU系统使 用因现场电磁干扰造成的失真的保护信息，确保了保护信息的可靠性，从而满 足了要求。
图1位本实用新型的硬件示意图2为本实用新型的电路原理图3为本实用新型实施例1的工作过程图4为本实用新型实施例2的工作过程图5为本实用新型实施例3的工作过程图。
具体实施方式
以下结合附图对本实用新型作具体的介绍。
图1位本实用新型的硬件示意图；图2为本实用新型的电路原理图。 如图所示，本实用新型的基于双口 RAM的双CPU保护信息共享系统，由两 个CPU系统系统CPUA、系统CPUB和双口 RAM芯片U等组成。系统CPUA的数 据口 D0 D15和双口 RAM芯片U的L端数据口 D0L D15L相连，系统CPUA的地址口 A0 A13和双口 RAM芯片U的L端地址口 A0L A13L相连，系统CPUA的片 选控制线CS1和双口 RAM芯片U的L端使能线CEL相连，系统CPUA的写控制线 WR和双口 RAM芯片U的L端写使能线WRL相连，系统CPUA的读控制线RD和双 口 RAM芯片U的L端读使能线RDL相连，系统CPUA的信号线READY和双口 RAM 芯片U的L端信号线BUSYL相连；系统CPUB的数据口 D0 D15和双口 RAM芯片 U的R端数据口 D0R D15R相连，系统CPUB的地址口 A0 A13和双口 RAM芯片 U的R端地址口 A0R A13R相连，系统CPUB的片选控制线CS2和双口 RAM芯片 U的R端使能线CER相连，系统CPUB的写控制线WR和双口 RAM芯片U的R端写 使能线WRR相连，系统CPUB的读控制线RD和双口 RAM芯片U的R端读使能线 RDR相连，系统CPUB的信号线READY和双口 RAM芯片U的R端信号线BUSYR相 连。硬件系统工作的时候，系统CPUA通过数据口 D0 D15和双口 RAM芯片U的 L端交互数据，通过地址口 A0 A13向双口 RAM芯片U的L端提供地址，并通过 控制线控制双口 R細芯片U的L端使能、读操作和写操作，通过信号线BUSYL 反映双口R颜芯片U的L端的总线状态；同样，系统CPUB通过数据口 D0 D15 和双口 RAM芯片U的R端交互数据，通过地址口 A0 A13向双口 RAM芯片U的R 端提供地址，并通过控制线控制双口 RAM芯片U的R端使能、读操作和写操作， 通过信号线BUSYR反映双口 RAM芯片U的R端的总线状态。 实施例l本实施例的基于双口 RAM的双CPU保护信息共享系统用于保护信息实时性 要求很高、可靠性要求不高的情况时，具体工作过程如图3所示。保护信息提 供方(例如系统CPUA)在600Hz或1200Hz周期中断中实时地将保护信息组Z存 放在双口RAM芯片U中；保护信息使用方(例如系统CPUB)在使用保护信息组 Z中任一保护信息X的时候，将从双口 RAM芯片U中读取该信息，并利用抗干扰 能力很强的算法进行保护计算，很好地满足了两个CPU之间的信息共享，保证 了信息的实时性。 实施例2本实施例是在实施例1基础上进一步分析和变化形成的技术方案，用于保护信息组实时性要求很高、可靠性要求较高的情况，具体工作过程如图4所示。
系统CPUA在600Hz或1200Hz周期中断中实时地将保护信息组Z存放在双口 RAM 芯片U中，并在芯片中相邻的区域冗余存放保护信息组三遍；系统CPUB在使用 保护信息组Z中任一保护信息X的时候，使用保护信息X和与其相应的三个冗 余信息相"与"后得到的结果进行保护计算，保证保护信息X错误时该信息不 会导致系统误动。
这样，由于系统CPUA在不停地对信息组进行更新，这保证了即使某一时刻 信息组中的某一信息错误，但是能够在较短时间内将其修正，保证了实时性， 同时系统CPUB通过冗余信息的处理，杜绝了由于保护信息受干扰可能造成的误 动，保证了可靠性。 实施例3本实施例为在以上实施例基础上进一步变化形成的技术方案，用于保护信 息实时性不高、可靠性很重要的情况，具体工作过程如图5所示。系统CPUA在 系统启动或者保护信息被修改的时候，将保护信息组Z存放在双口 RAM芯片U 中，并在相邻的区域存放其反码以及异或码。系统CPUB在使用保护信息组Z中 任一保护信息X的时候，对保护信息X进行反码和异或码的校核，如果校核正 确，则继续运行，如果校核不正确，系统CPUB将自动停止对保护信息X的使用， 并设置可靠性标志F，告知系统CPUA。系统CPUA在运行过程中使用两种方式检 查保护信息组Z的可靠性1、在600Hz或1200Hz周期中断中对可靠性标志F 进行扫描，如果发现标志为有效，则更新保护信息组Z; 2、在l 30Hz周期中 断中对保护信息组Z中所有保护信息的正码和正确值进行一一比较，确保避免 由于正码、反码和异或码同时受干扰造成的漏判。根据双口 RAM芯片U中保护 信息组Z的状态，共有三种情况，具体分析如下
1、保护信息组Z的正码、反码和异或码均正确此时系统CPUB在使用该 信息组中任一保护信息X时对该信息进行正反码和异或码的校核，结果正确， 将不设置可靠性标志F;系统CPUA在短周期中断中对可靠性标志F进行扫描， 标志无效，表明信息组正反码和异或码校核正确；系统CPUA在长周期中断中对 保护信息组Z中所有保护信息的正码和正确值进行一一比较，正确，系统CPUA将不会更新保护信息组Z。在这种情况下，两个系统仅使用了较少的系统资源就完成保护信息的可靠性检测；2、 保护信息组Z中任一保护信息X的正码、反码或异或码不正确此时系 统CPUB在使用该保护信息X时对该信息进行正反码和异或码的校核，结果是不 正确，将设置可靠性标志F，并停止使用该保护信息；系统CPUA在短周期中断 中对可靠性标志F进行扫描时，将会发现该标志有效，表明保护信息组Z中有 保护信息的正反码和异或码校核不正确，系统CPUA将迅速更新保护信息组Z。 在这种情况下，系统CPUB仅对使用到的保护信息进行校核，不仅保证了运算的 速度，而且不会浪费其他正确保护信息的有效性，同时系统CPUA可以在错误发 生后较短时间内纠正错误；3、 保护信息组Z的正码、反码和异或码均不正确，但是正码、反码和异或 码的相互关系正确，这种情况极其稀有此时系统CPUB在使用保护信息组Z中 任一保护信息X时对该信息进行正反码和异或码的校核，结果是正确，将不设 置可靠性标志F;系统CPUA在短周期中断中对可靠性标志F进行扫描，标志无 效，表明保护信息组Z中所有保护信息的正反码和异或码校核正确；系统CPUA 在长周期中断中对保护信息组Z所有保护信息的正码和正确值进行一一比较时， 会发现保护信息组Z中有保护信息不正确，系统CPUA将迅速更新保护信息组Z。由上面分析可以看出，在第l、 2种情况下，系统CPUA和系统CPUB各自使 用不同的策略对保护信息组进行监视，确保信息的正确性，由于系统CPUB在使 用信息组时仅对正在使用的信息进行校核，运算量不大，对系统CPUB的运算速 度没有较大的影响，系统CPUA也仅需要判断一个标志就可以判断出干扰造成的 绝大多数的错误，速度很快，不影响系统CPUA的运算速度，并且不占用CPUA 太大的程序空间；在第3种情况下，系统CPUB虽然无法顺利地检测出错误，但 是系统CPUA可以迅速地检査到信息的错误，从根本上保证了保护信息的可靠性;除上述实施例外，本实用新型还可以有其他实施方式。凡采用等同替换或 等效变换形成的技术方案，均落在本实用新型要求的保护范围。
权利要求1、基于双口RAM的双CPU保护信息共享系统，其特征在于该系统包括系统(CPUA)及系统(CPUB)两个CPU系统、双口RAM芯片(U)，系统(CPUA)及系统(CPUB)两个CPU系统，分别与双口RAM芯片(U)的两端相连，继电保护运算工作分配到系统(CPUA)及系统(CPUB)两个CPU系统中，每个CPU系统完成运算任务的不同部分，由双口RAM芯片(U)共享两个CPU系统需要交互的保护信息。
2、 根据权利要求1所述的基于双口RAM的双CPU保护信息共享系统，其特 征在于在所述的两个CPU系统交互保护信息时，提供保护信息的CPU系统为信 息提供系统，使用保护信息的CPU系统为信息使用系统，在指定时刻，信息提 供系统将保护信息组更新存放在双口RAM芯片(U)中，信息使用系统在读取使 用存放在双口RAM芯片(U)中的保护信息时，对保护信息进行校核，确保使用 信息的正确。
专利摘要本实用新型涉及一种基于双口RAM的双CPU保护信息共享系统，其特征在于该系统包括系统(CPUA)及系统(CPUB)两个CPU系统、双口RAM芯片(U)，系统(CPUA)及系统(CPUB)两个CPU系统，分别与双口RAM芯片(U)的两端相连，继电保护运算工作分配到系统(CPUA)及系统(CPUB)两个CPU系统中，每个CPU系统完成运算任务的不同部分，由双口RAM芯片(U)共享两个CPU系统需要交互的保护信息。本实用新型满足了高运算能力和速度的需求，保证了信息的可靠性和实时性。兼顾了高性能和低硬件要求的设计原则，真正做到了保护装置高性能、高可靠性和易升级的有机统一，降低设备、研发成本。
文档编号G06F15/16GK201163399SQ20082003043
公开日2008年12月10日 申请日期2008年1月4日 优先权日2008年1月4日
发明者丁俊健, 包明磊 申请人:国电南京自动化股份有限公司