用于系统管理的多级单元选择的多程序的制作方法

专利名称：用于系统管理的多级单元选择的多程序的制作方法
技术领域：
本文中所揭示的实施例通常涉及存储器装置，包含非易失性存储器装置。 本专利申请案主张2007年2月7日提出申请的美国申请案第11/672,076号的优 先权权益，所述申请案以引用的方式并入本文中。
背景技术：
存储器在计算机及其它电子装置中通常采取半导体集成电路的形式。存在许多不 同的类型，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储 器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置可利用允许高存储器密度、高可靠性及低功率消耗的单晶体管存 储器单元。快闪存储器装置最常被制成为两种形式NOR快闪及NAND快闪。NAND 快闪包含单级单元(SLC)及多级单元(MLC)架构。这些存储器装置可进一步分类 为易失性或非易失性。易失性存储器装置需要电力来维持数据，而非易失性存储器能 够在没有电源的情况下维持数据。非易失性存储器的实例是快闪存储器，其将信息存 储在半导体电路中而不随着时间的推移需要电力来维持所述信息。
尽管SLC存储器准许将数据作为单个位存储成两个状态中的任一者，但MLC存 储器允许较高的密度，因为其允许每一存储器单元中存储两个或两个以上数据位。存 储器装置，无论是SLC还是MLC，均可被组织或配置为划分成具有更小区段(称为 扇区)的页的块。每一扇区能够存储信息位；位的数量可由所述存储器装置的密度确 定。每一块可包含快闪数据程序，所述快闪数据程序引导用数据填充扇区及用于使扇 区内的不再需要的单元(例如，存储器扇区内已被传送出去且不再需要用于存储的数 据单元)选择性地无效的过程。此快闪数据程序的长度影响所述存储器装置的性能且 因此可需要縮短所述快闪数据程序或最佳化其使用。因此，减少数据传送时间可增加 可靠性且减少性能损失
发明内容



图1是根据本发明各种实施例的存储器系统的框图。
图2是显示根据本发明各种实施例的NAND快闪存储器中的存储器单元阵列的组
7织的三维框图。
图3是根据本发明各种实施例的NAND快闪存储器阵列的示意图。 图4是显示根据本发明各种实施例的图3的MLC阵列的阈值电压分布的图示。 图5是根据本发明各种实施例的用以在下部页上为数据有效性设定状态指示符的 第二程序操作的框图。
图6是根据本发明各种实施例的用于使用MLC快闪装置使特定页上的信息无效 的方法的流程图。
图7是根据本发明各种实施例的用于使用MLC快闪装置在页块内的特定页上指 派状态指示符的方法的流程图。
图8是根据本发明各种实施例的系统的框图。
具体实施例方式
所揭示实施例中的一些实施例提供用于在准备填充存储器块时使用MLC快闪装 置使选定页上的信息无效的机制。在实施例中，从处理器接收存储器分配请求，所述 处理器经配置以管理被组织为多个块的多级非易失性存储器装置，每一块包含组织在 页内的多个扇区，且每一扇区经组织以存储多个数据位直到页块填满。根据各种实施 例，所述多个扇区中的每一者可以是选择性地可编程、选择性地可擦除及唯一性地可 寻址。
页高速缓存提供用数据填充全页的方法，其中页程序引导所述数据填充操作。在 不再需要数据扇区的情况下，所述数据扇区可由处理器识别为"无效的"，此减少在 后续的分配请求期间搜索"有效"数据扇区所需要的时间量，从而避免过多的处理时 间。实现所述操作的一个方法是提供引导到页的一部分的第二页程序，所述程序可对 旗标或状态指示符进行编程以指示所述页部分中所含有的数据"无效"。此方法可快 速识别给定页内的有效数据扇区，而不增加页块编程及擦除循环时间。
存在两个类型的数据块，即全页及局部页。全页块含有经设计以在单个操作中被 写入为全页的相连数据扇区全页。如果在单个分配请求期间存在少于将填充所述全页 块的可用数据，那么所述全页块保持被局部地填充直到所述数据被移除，从而留下未 使用的空间。所述全页块还在每一已写入页的备用位置含有块信息以用于块识别，所 述块信息对于所述块内的每一 已写入页来说均是相同的。
局部页块含有指派给所述全页块中的一者的至少一个局部数据页。可在要求变化 的数据大小的多个操作中将数据写入到单个局部页。所述局部页块含有唯一的逻辑扇 区地址信息，所述信息可位于每一被局部写入的页的最后一个扇区中。逻辑扇区地址 范围可限制于局部填充的全页块中的一者的逻辑扇区范围。
图1是根据本发明各种实施例的存储器系统100的简化框图。在各种实施例中， 存储器系统100包含集成电路102，所述集成电路包括非易失性浮动栅极存储器单元阵列104。集成电路102可经配置以包含查找表108 (例如用以追踪可用的页或扇区的 页表及/或扇区计数表)、地址电路106、及输入/输出(I/O)电路IIO。查找表108可 维持在单独的存储位置组中，例如，集成电路102中的随机存取存储器(RAM);或 在某一其它位置中，例如在控制器114中。当在快闪操作中存储器阵列104的块可同 时被擦除时，存储器阵列104有时可称为快闪存储器。
存储器系统100可包含存储器控制器114，而所述控制器又可包含处理器116。 处理器116可利用控制线112经由集成电路102与存储器阵列104通信。对存储器阵 列104的存取可包含通过经由控制线112寻址而链接的一个或一个以上目标或指定存 储器单元。当处理器116建立对存储器阵列104内所含有的一个或一个以上存储器单 元的存取时，可将数据写入到所述存储器单元或从所述存储器单元读取数据。当处理 器116发送与读取请求相关联的分配请求时，此操作可包含存取多个数据行或页以允 许识别存储器阵列104内所含有的相关数据。存储器控制器104及/或处理器116可用 于维持査找表108。根据各种实施例，查找表108可包括多于一个的表，例如组织为 用以存储页块内的可用页(或对应于所述可用页的扇区群组)的地址信息的页表的第 一查找表及组织为用以存储页内所写入扇区的数量的扇区计数表的第二查找表。
图2是显示根据本发明各种实施例的NAND快闪存储器200中的存储器单元阵列 的组织的三维框图。存储器200可包含一个或一个以上块202，所述块可表示类似于 存储器阵列104的阵列中的一部分存储器(例如，多个存储器单元)。存储器200可 进一步包含数据寄存器204、高速缓冲存储器寄存器206、数据区208、备用区210、 I/O端口 212及平面214。数据通过数据寄存器204及高速缓冲存储器寄存器206逐字 节地被传送到NAND快闪存储器200且从NAND快闪存储器200被传送。高速缓冲 存储器寄存器206可邻近I/O控制电路(例如，图1中所示的I/0电路110)设置，且 可为经由I/O端口 212移进及移出存储器200的数据充当数据缓冲器。
数据寄存器204可邻近存储器阵列(例如，存储器阵列104)设置，且可为NAND 快闪存储器阵列操作充当数据缓冲器。在各种实施例中，数据区208及备用区210的 长度被定义为"页"。在一些实例中，NAND快闪存储器在基于页的操作中被编程及 读取且在基于块的操作中被擦除。在一些情形中，在页读取及写入操作期间，数据寄 存器204及高速缓冲存储器寄存器206被耦合在一起且充当单个寄存器。在一些情形 中，在高速缓冲存储器操作期间，数据寄存器204及高速缓冲存储器寄存器206独立 地操作以增加数据吞吐量。
图2中所示的NAND快闪存储器可配置为页块202。每一块202通常包括16、 32 或64个页。在各种实施例中，每一页可包括在数据区208中的512个字节(256个字) 与在备用区210中的额外16个字节(8个字)。在各种实施例中，每一页可具有在数 据区208中的2048个字节(1024个字)及在备用区210中的64个字节(32个字)。 备用区210可用于存储用于在制造过程期间标记无效块的位。另外，备用区210可存 储用于参考与多个全页块相关联的局部页高速缓冲存储器条目的逻辑地址信息。图2的实例将I/0端口 212显示为具有零到七个位(或总共8个位)的范围，但此可如所
描述针对以上页大小而变化。
在MLCNAND快闪存储器的各种实施例中，可同时对整页进行编程。与用以传 送信息的读取或写入操作相关联的分配请求可在页基础上发生(例如，每次528个字 节，与NOR快闪中所执行的字节或字基础相反)。另外，擦除操作可在块基础上发 生。在一些实施例的操作中，在各种实施例的页读取操作期间，将528个字节的页从 存储器传送到数据寄存器204中。在页写入操作中，将528个字节的页写入到数据寄 存器204中且接着将其编程到存储器阵列104中(例如，在包括数据区208的空间内)。 此外，在块擦除操作中，可在单个操作中擦除连续页群组。
图3是根据本发明各种实施例的NAND快闪存储器阵列300的示意图。显示可与 图1中的存储器阵列104类似或相同的存储器阵列300具有若干位线BL1、 BL2-BLn， 且所使用的量可取决于阵列300的存储器密度。存储器阵列300包括布置成串联串320 的浮动栅极存储器单元321-326。浮动栅极存储器单元321-326中的每一者从漏极到源 极地串联连接，使得第一浮动栅极存储器单元321的漏极通过第一漏极选择栅极327 耦合到第一位线BL1 。第一漏极选择栅级327的状态由漏极选择栅极控制线SG (D) 319控制。串联串320的布置包含通过第一源极选择栅极328将最后一个浮动栅极存 储器单元326耦合到第一位线BL1，且所述布置由源极选择栅极控制线SG (S) 329 控制。
类似布置出现在第二串联串330及最终串联串340中，使得最终串联串340可确 定所述阵列的存储器密度。如此，以类似方式标示类似元件(例如，串联串、浮动栅 极存储器单元等等)。第二串联串330包含浮动栅极存储器单元331-336且由漏极选 择栅极控制线SG (D) 319控制，所述存储器单元从漏极到源极地连接、通过第二漏 极选择栅极337使第一漏极存储器单元331耦合到第二位线BL2。第二串联串330的 最后一个存储器单元336通过第二源极选择栅极338耦合到第二位线BL2且由源极选 择栅极控制线SG (S) 329控制。正如串320中的单元321-326中的每一者的情形， 串330中的单元331-336及串340中的所有单元均可包括SLC或MLC。
跨越多个串联串320、 330及340的字线WL0-WL31耦合到一行中的每一浮动栅 极存储器单元的控制栅极以控制其操作。举例来说，如图3中所示，第一字线WLO350 耦合到位线BL1、 BL2及BU的每一第一浮动栅极存储器单元321、 331及341。每一 位线BLl-BLn最终耦合到检测每一单元的状态的感测放大器(未显示)。在操作中， 字线WL0-WL31在串联串320、 330及340中选择将要写入到其或从其读取的个别浮 动栅极存储器单元，并以通过模式操作每一串联串320、 330及340中的剩余浮动栅极 存储器单元。
可按照每单元单个位或按照每单元多个位来编程每一浮动栅极存储器单元。在一 些实施例中，SLC及MLC存储器单元具有相同结构，在其它实施例中，可存在不同 的物理结构。如此，如本文中所提及，SLC结构允许每单元编程单个位，且MLC结构准许每单元编程多个位，即使是在所述物理结构相同的情形下。每一浮动栅极存储 器单元的阈值电压(Vt)确定存储在所述单元中的数据。举例来说，在每单元单个位 的架构中，1 V的Vt可指示已编程的单元，而-1 V的Vt可指示已擦除的单元。
MLC架构每单元具有多于两个的Vt窗口，每一窗口指示不同的存储状态。多级 浮动栅极存储器单元通过将位模式指派给存储在传统快闪单元上的特定电压范围来利 用所述单元的模拟性质。取决于指派给所述单元的电压范围的量，此技术准许每单元 存储两个或两个以上位。在一些实施例中，浮动栅极存储器单元可被指派四个不同的 电压Vt分布，所述分布具有大约200毫伏(mV)的宽度。在各种实施例中，还在每 一 Vt分布范围之间指派0.3 V到0.5 V的间隔。所述Vt分布之间的此间隔带的减小可 增加多个Vt分布重叠的机会，此可导致逻辑错误。
可通过使位线(BL)降低到0 V来实现对选定字线(WL)内的选定浮动栅极存 储器单元进行编程。此导致跨越通道形成的电位，且所述WL将致使所述浮动栅极存 储器单元被编程。Vt将因施加了较高电压编程脉冲而增加。在每一编程脉冲之间，执 行其中将选定WL降低到0 V、将未选WL降低到5 V且检测所述选定WL的状态的 检验阶段。如果所述浮动栅极存储器单元含有足以防止装置在WL上为0 V的情形下 导电的Vt，那么认为所述单元是已编程的；否则，认为所述单元仍为已擦除的且增加 编程脉冲高度(例如，增加0.5V)且将其再次施加到所述选定WL。重复此过程直到 所有选定WL均被检测为是已编程的。
图4是显示根据本发明各种实施例的图3的MLC阵列的阈值电压分布的图示。 X轴404表示从最低阈值406到最高阈值412的阈值电压(Vt)。在一些实例中，当 最低阈值406表示已擦除状态时，编程以阈值电压的递减次序从首先对相关联的WL 执行的最高阈值412开始。所述己擦除状态或最低阈值406指示逻辑"11"，因为在 被擦除时多级单元的两个位均处于"1"状态中。应注意，或者， 一些存储器装置可用 每一位上的逻辑"O"指示己擦除状态。在一些实例中，最高阈值412是首先被编程的 阈值。此在所有较低多级分布被编程之前将最高电压置于所述WL上，此减少了相同 WL上将要在较低Vt分布下编程的其它单元内的干扰情况出现的机会。
在一些实施例中，页中所有将要用具有最高阈值412的位进行编程的单元首先被 编程。接下来可对第二高的阈值410进行编程，随后是第二低的阈值408，且接着是 最低阈值406。可用连续的编程及检验脉冲实现这些编程操作，其中在每一递增的编 程脉冲之间施加具有两个不同电平(即，针对"01"的2V及针对"00"的1.3 V)的 两个检验脉冲。当试图用数据填充数据块时，可针对页的每一扇区内的每一数据位重 复此过程。
根据本发明的各种实施例，编程技术可限制于每页单个程序。确定页是否含有不 再需要的数据(例如，已从高速缓冲存储器复制出到其目的存储器位置中的数据)的 一个方法是将其标记为无效。因此，所述数据的副本可保持在高速缓冲存储器内直到 采取进一歩的行动来利用用于后续操作的空间。高速缓冲存储器及目的存储器可与具
11有图1-4中所示的结构的快闪存储器类似或相同。可通过用逻辑O填充页的扇区或通 过将单独的非易失性无效页列表保持在将要在其内进行搜索的随机存取存储器
(RAM)中来实现指示无效性。然而，由于一些存储器装置的MLC配置，每当数据 传送完成时用0填充每一存储器页的扇区可变得复杂且耗费时间。
可通过每页使用以有限方式实施的第二程序来解决此困难。根据各种实施例，对 块管理数据进行编程的应用程序可用于识别无效性。块管理数据可包含给定页内使逻 辑存储器块与物理存储器块相关的程序信息。在各种实施例中，存储在特定页中的一 个或一个以上位可经保留或指派以指示(例如，作为旗标或状态指示符)所述页内所 含有的信息的有效性。保留/指派一个或一个以上位以用作状态指示符可包含指派位来 伴随所述块管理信息及/或多级单元存储器装置的上部或下部页内所含有的数据。根据 各种实施例，单个页可包括上部页部分及下部页部分。下部页部分可用于存储所述页 的最不有效的位且所述上部页部分可用于存储最有效的位。所述上部或下部页部分可 首先在与读取或写入分配请求相关的操作中使用。根据一些实施例，可不允许指派上 部页部分直到首先利用了所述下部页部分。存储器装置可经配置以在将数据的第一部 分传送到所述下部页部分之后将所述数据的第二部分传送到所述上部页部分。
图5是根据本发明各种实施例的用以在下部页上为数据有效性设定状态指示符的 第二程序操作的框图。根据本发明的各种实施例，框图500表示与写入请求或读取请 求相关联的分配请求，其包含有效下部页部分502及无效下部页部分512。组成全页 的扇区的数量可因不同的系统而变化且多级存储器单元可包含上部页部分及下部页部 分两者，所述两者中的任一者可含有块管理信息及有效性状态指示符。还应注意，全 页块内页的数量可因不同的系统而变化。
有效下部页部分502包括数据扇区504且可包含错误校正码(ECC)、新添加的 块管理信息508及数据有效性旗标或状态指示符510。在先前的擦除循环完成时，数 据状态指示符510可以是逻辑"1"(例如，在擦除循环期间，所有位可被设定为逻辑 "1")。例如在一个或一个以上分配请求期间，数据状态指示符510可保持处于逻辑 "l"状态中以指示所述页内所含有的信息有效。有效状态可指示扇区504中的一者或 一者以上最近已由与读取操作相关联的信息填充，或者扇区504中的一者或一者以上 是空的且准备好由与写入操作相关联的信息填充。用于状态指示符510的位的数量可 包含保留在上部或下部页内的一个或一个以上位，且所述位的状态可变化。为简明起 见，框图500图解说明下部页部分内所含有的用于状态指示符510的单个位。可将状 态指示符510设定为逻辑"0"以指示所述页内所含有的信息无效或不可确定。其中确 定数据为无效的实例是当已将扇区内所含有的信息从高速缓冲存储器复制到物理存 储器位置使得所述数据的副本保持在高速缓冲存储器内但却不再被需要时。按照后续 的分配请求，可在搜索可用空间时校验状态指示符510以确定下部页部分502内所含 有的所述信息是否可靠。此方法减少了存取时间且消除了清空所述数据扇区、将其设 定为已知的逻辑状态或通过査找表搜索的需要。无效下部页部分512包括未确定的数据块514、未确定的块管理信息518及保留 的旗标或状态指示符位520。当页程序确定需要释放页以空出用于将来的存储器分配 的空间时，可存在此无效性状态。此可由于太多仅用数据局部填充的未填满页或所述 页内所含有的数据是旧的(例如，已保存了较长时间周期)而发生。所述页程序可包 含循环通过可用存储器空间、有效分配空间及通过将数据从一个页移位到另一页来消 除局部填充的页的指令。
在各种实施例中，可在迸入处理器的下一或任一后续功率循环时校验状态指示符 位520。扇区计数表525 (也叫作查找表)可用于存储下一有效下部页部分502在页块 内的位置。扇区计数表525可驻留在例如DRAM的专用存储器的一部分(例如，见图 1的元件108及图8的836)内，作为系统的一部分与快闪存储器分开地设置，且有效 地使所述页可用于将来的使用；但当使用状态指示符510时，不必要清空数据扇区或 替代地用逻辑"1"填充所述扇区以指示此状态。
其中高速缓存或合并数据的实例包含写入请求，所述写入请求针对开始页内的偏 移起始校验全页块的开始请求扇区(例如，第一空扇区不是所述页中的第一扇区)。 偏移可以是数据已被写入于所述页的第一部分中的指示。如果存在偏移，那么所述写 入请求开始从页边界的开端搜索前面的扇区(例如，与既定到达存储器中的相同目的 地的当前写入请求相关联的扇区)。如果不存在前面的扇区，那么所述写入请求可以 是非顺序性写入请求或新序列中的第一者。接下来，查找表可用于存储有效条目地址 信息。如果存在有效条目，那么所述写入请求可促使将当前局部页数据写入到所述先 前已写入的全页块中。如果此先前已写入的全页块的剩余扇区将不提供充足的空间来 保存与此写入请求相关联的数据，那么所述写入请求可促使将所述剩余扇区写入到所 述局部页块中的新页。
图6是根据本发明各种实施例的用于使用MLC快闪装置使页块内的特定页上的 信息无效的方法的流程图。在600处，从处理器接收与写入请求相关联的分配请求。 在605处，所述处理器确定是否将关闭块以为将来的分配请求让出空间。举例来说， 所述处理器可正在存取若干未填满的页块，且如果超过可用块的数量，那么可能需要 通过在块中移位数据(或许从一个块的扇区移位到另一块的扇区)及使因此而为空的 那些块或扇区无效来让出空间。在605处，如果需要关闭一个或一个以上块，那么在 610处，所述处理器选择所述块来关闭。在各种实施例中，被选择关闭的所述块包括 大部分为空的一个块、具有保存最久的数据的一个块或具有最近写入的信息的一个块。 一旦被选择关闭，所述块便可使其信息移位到另一未填满的数据块。接着将用于所述 选定块的有效性状态指示符编程为无效，例如将一个或一个以上位编程为逻辑"0"。 在605处，如果不需要关闭或在610处关闭了所述选定块，那么接下来在615处确定 在何处找到所述块内的可用空间。此可通过利用无效条目查找表来实现。可使用当前 块的有效性状态指示符找到无效或可用块。 一旦在无效块中找到了可用空间，便将整 个块擦除(例如，将所有位设定为逻辑"1"，包含有效性状态指示符位)。在处，所述处理器将信息写入到所述可用空间，接着在625处完成所述过程。
图7是根据本发明各种实施例的用于使用MLC快闪装置在页块内的特定页上指 派状态指示符的方法的流程图。在700处，从处理器接收例如写入请求的指派请求。 在705处，通过指派将所述页划分为上部页部分及下部页部分。在710处，将用以存 储至少一个位的存储位置指派给当前选定的下部页部分的旗标或状态指示符。在715 处，用地址信息填充至少一个扇区以在逻辑上指派所述页内的物理存储器。接着，在 720处，将来自以上710的所述状态指示符设定为有效状态(例如，将逻辑"l"存储 在所述存储位置中)。在725处，用信息填充选定页的数据扇区，且在730处完成所 述过程。
图8是根据本发明各种实施例的系统800的框图。系统800可包含一个或一个以 上设备，所述设备可与图1中的存储器系统100的设备类似或相同。在一些实施例中， 系统800可包括处理器816，所述处理器耦合到显示器818以显示由处理器816处理 的数据及/或耦合到无线收发器820 (例如，蜂窝式电话收发器)以接收及传输由所述 处理器处理的数据。
包含于设备800中的存储器系统可包含耦合到处理器816的动态随机存取存储器 (DRAM) 836及非易失性快闪存储器840。快闪存储器840可与具有图1-7中所示及 上文所描述的结构及操作的快闪存储器类似或相同。DRAM 836及快闪存储器840各 自可用于存储由处理器816处理的数据。
在各种实施例中，系统800可包括耦合到处理器816的相机822，所述相机包含 透镜824及成像平面826。成像平面826可用于接收由透镜824捕获的光线828。由透 镜824捕获的影像可存储在DRAM 836及快闪存储器840中。
可能有系统800的许多变化形式。举例来说，在各种实施例中，系统800可包括 耦合到处理器816的音频/视频媒体播放器830，其包含一组媒体回放控制件832。在 各种实施例中，系统800可包括耦合到处理器816的调制解调器834。
尽管本文中已图解说明并描述了具体实施例，但所属领域的技术人员将了解旨在 达成相同目的的任一布置均可替代所显示的所述具体实施例。本申请案打算涵盖本标 的物的改动或变化形式。应理解，以上描述打算为说明性而非限制性。在审阅以上描 述之后，所属领域的技术人员将明了上述实施例的组合及其它实施例。本标的物的范 围应参考所附权利要求书连同归属于所述权利要求书的等效内容的完全范围确定。
以上描述中所描述的实例提供充足的细节以使所属领域的技术人员能够实践发 明性标的物，且用于图解说明所述发明性标的物可如何应用于各种目的或实施例。对 本发明中的"一 (an)"、"一个(one)"或"各种"实施例的参考不必限于相同实 施例，且所述参考可涵盖多于一个实施例。可利用其它实施例，且可在不背离本发明 的范围的前提下做出结构、逻辑及电改变。术语"数据"及"信息"可在本文中互换 使用。
发明性标的物的此类实施例可在本文中个别地或共同地由术语"发明"指代，此只是出于便利性且并不打算在事实上已揭示多于一个发明或发明性概念的情形下将本 申请案的范围自发地限制于任一单个发明或发明性概念。因此，尽管本文中已图解说 明并描述了具体实施例，但旨在达成相同目标的任一布置均可替代所显示的所述具体 实施例。本发明打算涵盖各种实施例的任一及所有改动或变化形式。
提供说明书摘要以符合37 C.F.R. § 1.72 (b)，其需要将允许读者快速获取所述 技术性发明的性质的摘要。提交本摘要是基于以下理解其将不用于解释或限制本权 利要求书的范围或意义。另外，在前述具体实施方式
中，出于简化本发明的目的，可 见各种特征被一起集合在单个实施例中。本发明的此方法不应理解为需要比每一权利 要求中所明确陈述的更多的特征。而是，发明性标的物可处于少于单个所揭示实施例 的所有特征的状态中。因此，以上权利要求书据此被并入到具体实施方式
中，其中每 一权利要求本身作为单独的实施例。
权利要求
1、一种方法，其包括从处理器接收存储器分配请求以管理存储器阵列，所述存储器阵列包括单级单元结构或多级单元结构中的至少一者且被组织为多个块，所述块中的每一者包括能够存储多个数据位的扇区群组；从所述多个块中指派至少一个页块以用于存储器存储，所述至少一个页块包括至少一个页；将至少一个状态指示符指派给所述至少一个页，所述状态指示符用以指示所述至少一个页内所存储的数据的有效性状态；及将所述数据存储在所述至少一个页中所包含的所述扇区群组内。
2、 如权利要求1所述的方法，其包括 在存储所述数据之前读取所述至少一个状态指示符。
3、 如权利要求2所述的方法，其中读取所述至少一个状态指示符包含确定所述 至少一个页内所存储的所述数据为无效。
4、 如权利要求3所述的方法，其包括在所述处理器的后续功率循环时校验所述至少一个状态指示符。
5、 如权利要求l所述的方法，其包括-在接收到与写入操作相关联的存储器分配请求时将至少一个扇区从所述多个块 中的至少一者的所述扇区群组擦除，其中所述至少一个状态指示符指示无效信息存储 在其被指派给的所述至少一个页内。
6、 如权利要求1所述的方法，其包括将所述扇区群组的至少一个地址写入到第一査找表；及参考第二查找表以确定所述至少一个页内的所述扇区群组中被写入的扇区的数
7、 如权利要求1所述的方法，其中从所述多个块指派至少一个页块包含指派上部页部分及下部页部分作为所述至少一个页的一部分。
8、 如权利要求7所述的方法，其中不允许指派上部页部分直到首先利用了所述 下部页部分。
9、 如权利要求1所述的方法，其中将至少一个状态指示符指派给所述至少一个页包括将所述至少一个状态指示符的至少一个位设定为逻辑o以指示无效状态。
10、 如权利要求l所述的方法，其中将至少一个状态指示符保留到所述至少一个页包括将所述至少一个状态指示符的至少一个位设定为逻辑1以指示有效状态。
11、 如权利要求l所述的方法，其中所述存储器分配请求与至少一个写入操作相 关联。
12、 如权利要求1所述的方法，其中所述存储器分配请求与至少一个读取操作相 关联。
13、 一种方法，其包括管理对多级单元非易失性存储器装置的存取，所述存储器装置被组织为包括至少 一个页块的多个数据块，所述至少一个页块包括多个扇区的至少一个页，且至少一个 状态指示符用以指示所述至少一个页内所存储的数据的有效性状态，其中管理存取包 括指派包括用于至少一个位的存储位置的所述至少一个状态指示符以指示所述 至少一个页的状态；将地址存储在所述多个扇区中的至少一个扇区中以使所述至少一个扇区与所 述至少一个页在逻辑上相关联；及将数据存储在所述多个扇区中与所述至少一个页相关联的所述至少一个扇区内。
14、 如权利要求13所述的方法，其包括在将所述数据存储在所述多个扇区中的所述至少一个扇区内之前读取所述至少 一个状态指示符。
15、 如权利要求13所述的方法，其中管理存取包括 通过指派上部页部分及下部页部分来划分所述至少一个页。
16、 如权利要求15所述的方法，其中不允许指派上部页部分直到首先利用了所 述下部页部分。
17、如权利要求13所述的方法，其包括-在处理器的下一功率循环时校验所述至少一个状态指示符。
18、 如权利要求13所述的方法，其包括在接收到与写入操作相关联的存储器分配请求时将至少一个扇区从所述多个数 据块中的至少一者的所述多个扇区擦除，其中所述状态指示符指示所述至少一个页内 所存储的所述数据为无效。
19、 如权利要求13所述的方法，其中指派所述至少一个状态指示符与写入操作相关联。
20、 如权利要求13所述的方法，其中指派所述至少一个状态指示符与读取操作 相关联。
21、 如权利要求13所述的方法，其中指派至少一个状态指示符包括将数据从所述多个块中的第一块的所述至少一个扇区移位到所述多个块中的第二块的所述至少一个扇区；及将所述状态指示符编程为指示所述第一块内所存储的所述数据为无效。
22、 一种方法，其包括管理对多级单元非易失性存储器装置的存取，所述存储器装置被组织为包括至少 一个页块的多个数据块，所述至少一个页块包括具有多个扇区的至少一个页，且至少 一个状态指示符用以指示所述至少一个页内所存储的数据的有效性状态，其中管理存 取包括在所述多个页块中进行搜索以识别具有指示所述第一页块内所存储的所述数 据为无效的所述状态指示符的第一页块；及 选择所述第一页块以用于存储数据。
23、 如权利要求22所述的方法，其中选择所述第一页块包含擦除所述第一页块 的至少一个扇区并将数据存储在所述至少一个扇区内。
24、 如权利要求23所述的方法，其中擦除所述至少一个扇区包含将所述至少一 个状态指示符编程为指示所述第一页块内所存储的所述数据为有效。
25、 如权利要求23所述的方法，其中擦除所述至少一个扇区包含将地址存储在 所述至少一个扇区中以使所述至少一个扇区与所述至少一个页块在逻辑上相关联。
26、 一种设备，其包括多级非易失性存储器装置，其被组织为包括至少一个页块的多个数据块，所述至 少一个页块包含具有多个相连扇区的至少一个页；至少一个状态指示符，其被指派给所述至少一个页块，所述状态指示符用以指示 所述至少一个页块内所存储的数据的状态；及扇区计数表，其维持在随机存取存储器内，所述扇区计数表用以存储填充有所述 数据的所述多个相连扇区的数量。
27、 如权利要求26所述的设备，其中所述至少一个状态指示符经配置以在将所述数据存储在指派给所述状态指示符的所述至少一个页块中之前被读取。
28、 如权利要求26所述的设备，其中所述至少一个状态指示符经配置以被指派 给所述至少一个页块的所述至少一个页。
29、 如权利要求26所述的设备，其中所述至少一个状态指示符包括能够存储所 述多个相连扇区内所存储的所述数据的至少一个位的所述状态的存储位置。
30、 如权利要求26所述的设备，其中所述至少一个状态指示符经配置以指示所 述多个相连扇区的至少一个扇区中所存储的所述数据的有效性状态。
31、 如权利要求26所述的设备，其中所述多个相连扇区中的每一者是选择性地 可编程、选择性地可擦除及唯一性地可寻址的。
32、 如权利要求26所述的设备，其中所述至少一个页包含上部页部分及下部页 部分，且其中所述存储器装置经配置以将所述至少一个状态指示符指派给至少所述下 部页部分。
33、 如权利要求32所述的设备，其中所述存储器装置经配置以在将所述数据的 第一部分传送到所述下部页部分之后将所述数据的第二部分传送到所述上部页部分。
34、 如权利要求26所述的设备，其中所述存储器装置包括NAND快闪存储器。
35、 一种系统，其包括 处理器，其发出存储器分配请求； 显示器，其显示由所述处理器处理的数据；多个存储器单元，响应于接收所述存储器分配请求而将其选择，其中所述存储器 单元经组织以包括至少一个页块，所述至少一个页块包含包括多个相连扇区的至少一 个页，所述多个相连扇区中的每一者是选择性地可编程、选择性地可擦除及唯一性地 可寻址的；及状态指示符，其被指派给所述至少一个页块，所述状态指示符用以指示所述至少 一个页块内所存储的数据的有效性状态。
36、 如权利要求35所述的系统，其中所述多个存储器单元包括单级单元结构或 多级单元结构中的至少一者。
37、 如权利要求35所述的系统，其中所述多个存储器单元包括NAND快闪存储 器阵列。
38、 如权利要求35所述的系统，其包括-透镜；及成像平面，其耦合到所述处理器，所述成像平面经布置以接收由所述透镜捕获的光。
39、 如权利要求35所述的系统，其包括 蜂窝式电话收发器，其接收由所述处理器处理的所述数据。
40、 如权利要求35所述的系统，其包括 媒体播放器及键盘控制模块，其耦合到所述处理器。
41、 如权利要求35所述的系统，其包括动态随机存储存储器阵列，其耦合到所述处理器且存储含有与所述多个相连扇区 相关联的信息的査找表。
42、 一种操作存储器系统的方法，其包括 从处理器接收数据分配请求；响应于接收所述数据分配请求而存取高速缓冲存储器寄存器以选择所述存储器 系统中的多个存储器单元中的可用存储器单元，其中所述多个存储器单元被组织为多 个块，所述块中的每一者包括能够存储多个数据位的扇区群组；从所述多个块中指派至少一个页块以用于存储器存储，所述至少一个页块包括至 少一个页；及将至少一个状态指示符指派给所述至少一个页，所述状态指示符用以指示所述至 少一个内所存储的数据的有效性状态。
43、 如权利要求42所述的方法，其中指派至少一个页块包含 将地址存储在所述多个扇区中的至少一个扇区中以使所述至少一个扇区与所述至少一个页在逻辑上相关联；及将所述数据存储在所述多个扇区中与所述至少一个页相关联的所述至少一个扇 区内。
44、如权利要求42所述的方法，其中指派至少一个状态指示符包含在所述多个页块中进行搜索以识别具有指示所述第一页块内所存储的所述数据为无效的所述状态指示符的第一页块；及选择所述第一页块以用于存储所述数据。
全文摘要
本发明揭示可操作以利用单级单元结构或多级单元结构的非易失性存储器装置中的至少一者的方法、设备及系统，所述存储器装置被组织为多个数据块，包含至少一个全页块，所述全页块具有包括多个相连扇区的一个或一个以上全页。进一步的活动可包含利用包含状态指示符的页块来确定选定页内所含有的数据的有效性。额外活动可包含在将信息传送到所述选定页及从所述选定页传送信息之前校验相关联的状态指示符。
文档编号G06F12/02GK101641679SQ200880008477
公开日2010年2月3日 申请日期2008年2月7日 优先权日2007年2月7日
发明者迈克尔·默里 申请人:美光科技公司