专利名称：一种预充电数据访问控制装置和方法
技术领域：
本发明涉及数据访问技术，特别是指一种预充电数据访问控制装置和方法。
背景技术：
多媒体系统级芯片集成(SOC, System on a Chip)技术中，主要包括了 CPU、 硬件视频解码器、总线控制器其和存储控制器，其中CPU负责执行操作系统 指令以及调度任务，硬件解码器负责实际的视频解码，存储控制器负责存储视 频解码过程中的源数据、中间数据和结果数据。如图l所示，是一种常见的硬 件解码系统的框图，硬件视频解码器通过总线访问存储器，读取视频图像的源 数据，经过内部运算之后，将中间数据或/和结果数据重新写回到存储器中， 供图像后处理或者显示输出等。总线控制器负责当存在多个主控单元(Master) 访问总线时，处理总线沖突，分配总线资源。
存储器作为一存储阵列，由行、列组成，读取和写入某一值时，需先指定 一个行地址(Row ADDR),再指定一个列地址(Column ADDR);当访问例如 0x12345678的某一地址时，先发送行地址0x12345，确定该行地址之后，由于 电气特性，须经过行延时(tRCD)才实际完成行指定，此时继续发送列地址 0x678和对应的读写指令，发送列地址之后经过列延时(tCAS),位于地址 0x12345678的数据才真正处理，共经过tRCD+tCAS个时钟周期；若下一个操: 作是访问其他行，就会造成访问页冲突(PageConflict)，此时需要先关闭当前行， 这需要tRP时钟周期；然后再发新的行地址，列地址，因此在存在访问页冲突 的情形下一次访问共需要tRP+tRCD+tCAS个时钟周期才能取出本次访问的第 一个数据。如果后继访问恰好就是当前行，那么就节省了关闭行时间和行选中 的时间tRP+tRCD，只需要经过CAS就能返回第一个数据，这种最好情况叫 估文页命中(pagehit)。针对以上情形中出现的问题，常见的存储控制器通常采用预充电技术减少
访问页冲突带来的tRP充电延时的效率损失，即每次访问结束后，都关闭当前 行，这样如果后继请求访问其他行，就不需要在重新关闭当前行，节省了tRP 个时钟周期。
发明人在实现本发明的过程中，发现现有技术中至少存在如下问题在前 一次访问之后，如果后继访问仍然是当前行，由于采用预充电技术关闭了当前 行，此时需要重新打开这一行，增加了行选中所需的tRCD个周期，降低了页 命中；所以在读写同时进行的过程中，单纯采用预充电技术，虽然减少了写请 求的页冲突延时tRP，却增加了读请求页命中时的tRCD个周期延时，因此总 体上并没有因为减少延时而改善性能，反而增加了硬件复杂度。
发明内容
本发明的目的是提供一种预充电数据访问控制装置和方法，用于解决现有 技术中由于访问的页沖突造成存储器的工作效率不高，而单纯采用预充电技 术，导致增加了读请求页命中情形下的访问时间，使得系统总体上没有因为减 少延时而改善性能，反而增加了硬件复杂度的缺陷。
一种预充电数据访问控制装置，包括访问发起单元，用于生成一访问请 求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的 Master ID字段、读写访问标志字段；总线，用于传输所述访问请求和对应的 数据；存储控制器，用于当所述访问请求中的Master ID字段的值与预先设置 的一致时，对所述读写访问标志字段进行判断，当所述访问请求为读请求时， 不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电；存 储器，用于存放访问请求对应的数据。
一种预充电数据访问控制方法，应用于一存储控制器，包括接到传输来 的一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包 含自身的Master ID字段、读写访问标志字段；当所述访问请求中的Master ID 字段的值与预先设置的一致时，对所述读写访问标志字段进行判定；当所述访 问请求为读请求时，不进行预充电。
本发明的实施例具有以下有益效果，通过上述改进方案，可以在不影响读请求的效率同时，有效地降低了写访问的访问延时，从而提高了整个系统的工 作效率。
图1为本发明多媒体系统级芯片集成技术的视频解码示意图； 图2为本发明实施例装置示意图一； 图3为本发明实施例装置示意图二； 图4为本发明实施例装置示意图三； 图5为本发明实施例方法流程示意图。
具体实施例方式
为使本发明的目的、技术特征和实施效果更加清楚，下面将结合附图及具 体实施例对本发明的技术方案进行详细描述。
本发明提供的实施例中，提供一种预充电数据访问控制装置，如图2所示， 包括
访问发起单元201，用于生成一访问请求，所述访问请求读取数据或者写 入数据；并至少包含标识自身的Master ID字段、读写访问标志字段； 总线103,用于传输所述访问请求和对应的数据；
存储控制器105,用于当所述访问请求中的Master ID字段的值与预先设 置的一致时，对所述读写访问标志字段进行判断；当所述访问请求为读请求时， 不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电。
存储器106，用于存放访问请求对应的数据。
应用本实施例提供的技术，可以在不影响读请求的效率同时，有效地降低 了写请求的访问延时，从而提高了整个系统的工作效率。其中，访问发起单元 201所包含Master ID的作用是为了使存储控制器知道访问是由哪个访问发起 单元201所发起的，是不是事先设定的需要采用预充电技术的访问发起单元 201，如果是，则采用预充电技术，如果不是维持原有的策略。
如图3所示，在访问控制装置中
访问发起单元201可以是一个硬件视频解码器102。
6存储器106包括两种同步动态随机存储器(SDRAM, Synchronous Dynamic random access memory)和双倍数据速率存储器(DDR， Double Data Rate SDRAM)两种存储设备。
访问请求设置器202，用于编辑所述访问请求的Master ID字段、读写访 问标志字段的在整个访问请求中的位置。
统计单元203,用于对存储控制器105接收到的所述访问请求中的所述读 写访问标志字段中的读请求或者写请求分别进行数量统计，并对所述访问请求 中出现的页命中和页冲突分别进行数量统计。如果统计结果具有如下特征访 问发起单元201的读请求具有良好的空间局部性，页命中概率高，写请求不具 有良好的空间局部性，页命中概率低，则这样的访问发起单元201适合采用有 条件预充电技术，可以人工或者自动配置存储控制器105对该访问发起单元 201采用预充电技术。
总线控制器104，用于负责当存在多个访问发起单元201访问总线103时， 处理总线103冲突，分配总线103资源。
CPUIOI，用于执行总线控制器104在处理总线103冲突，分配总线103 资源过程中所交付的具体指令。
本实施例中，在视频解码的过程中釆用预充电数据访问控制装置，访问发 起单元201具体为一硬件视频解码器102，包括
存储器106作为一存储阵列，由行、列组成，读耳又/写入某一值时，需先 指定一个行地址Row ADDR,再指定一个列地址Column ADDR。
当访问例如地址为0x12345678的区域时，先发送行地址0x12345,确定 该行地址之后，由于设备所客观存在的电气特性的需要，须经过行延时tRCD 才实际完成行指定；此时继续发送列地址0x678和对应的读写指令，发送列地 之后经过列延时tCAS后，位于地址0x12345678的数据才真正处理。即获取 位于地址0x12345678的某一区域的数据共经过tRCD+tCAS个时钟周期。
存储控制器105判断当所述访问请求中的Master ID字段的值与预先设置 的一致时，对所述读写访问标志字段进行判断，并判定访问请求为读请求，不 进行预充电，因此不花费tRP个时钟周期关闭当前行。
如果后继访问仍然是行地址为0x12345的当前行；由于之前的访问是读访问，并没有采用预充电关闭当前行，因此只需要发送列地址0x678和对应的读 写指令即可。则后继访问所花费的时间仅仅为tCAS个时钟周期。
如果后继访问不是当前行，造成了访问页沖突PageConflict;由于之前的 访问是读访问，并没有采用预充电关闭当前行，因此需要先花费tRP个时钟周 期关闭当前行，然后花费tRCD个时钟周期发送新的行地址，最后花费tCAS 个时钟周期发送新的列地址和对应的读写指令。则后继访问所花费的时间为 tRP+tRCD+tCAS个时钟周期。
但是需要说明的是，根据实际统计，读访问出现访问页沖突PageConflict 的情形是一种小概率的情形，其出现的次数远远小于后继访问是当前行的情 形，因此整体上并没有对系统性能产生大的影响。
同理，
存储控制器105判断当所述访问请求中的Master ID字段的值与预先设置 的一致时，对所述读写访问标志字段进行判断，并判定访问请求为写请求，进 行预充电，因此花费tRP个时钟周期关闭当前行。
如果后继访问是其它行；由于之前的访问是写访问，采用预充电关闭了当 前行，因此不需需要先花费tRP关闭当前行，只需要tRCD个时钟周期发送行 地址，再花费tCAS个时钟周期发送列地址和对应的读写指令，则后继访问所 花费的时间为tRCD+tCAS个时钟周期，节省了 tRP的时间。
如果后继访问是当前行，即Pagehit,由于采用了预充电技术关闭了当前 行，因此需要先花费tRCD个时钟周期重新发送行地址，再花费tCAS个时钟 周期发送列地址和对应的读写指令。则后继访问所花费的时间为tRCD+tCAS 个时钟周期。
但是需要说明的是，根据实际统计，写访问出现访问页命中Pagehit的情 形是一种小概率的情形，其出现的次数远远小于后继访问是其它行的情形，因 此采用预充电技术整体上提高了系统性能。
本实施例中，如图4所示，系统中可以有多个访问发起单元201,通过先 验知识或者统计单元203的实际统计，发现其中一个或者多个访问发起单元 201具有如下访问统计特征时，可以针对其中这一个或者多个访问发起单元 201采用预充电技术。
8如果统计结果具有如下特征访问发起单元201的读请求具有良好的空间 局部性，页命中概率高，写请求不具有良好的空间局部性，页命中概率低，则 这样的访问发起单元201适合采用有条件预充电技术，可以人工或者自动配置 存储控制器对该访问发起单元201采用预充电技术。
应用本发明实施例提供的技术，根据硬件视频解码器和存储控制器的特 点，在传统的存储控制器的基础上进行了改进，在总线中加入包含指示Master ID的字段，和读写访问标致字段，硬件视频解码器在发起请求时设置好上述 两个字段；在不影响读请求的效率同时，有效地降低了写请求的访问延时，从 而提高了整个系统的工作效率。
与一种预充电数据访问控制装置对应地，本发明实施例还提供了 一种预充 电数据访问控制方法，如图5所示，包括
步骤401.接到传输来的一访问请求；所述访问请求向一存储器中读取数 据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；
步骤402.当所述访问请求中的Master ID字段的值与预先设置的一致时， 对所述读写访问标志字段进行判定；
步骤403.当所述访问请求为读请求时，不进行预充电，如果为写请求， 进行预充电。
应用本实施例提供的技术，可以在不影响读请求的效率同时，有效地降低 了写请求的访问延时，从而提高了整个系统的工作效率。 其中，
对所述读写访问标志字段进行判断，之后还包括当所述访问请求为写请 求时，在写请求结束时进行预充电。
接到传输来的一访问请求之前，还包括 一访问发起单元对所述访问请求 的Master ID字段、读写访问标志字段的数值进行设置。
对所述读写访问标志字段进行判断之后，还包括对所述访问请求中的所 述读写访问标志字段中的读请求或者写请求分别进行数量统计。
本发明的实施例具有以下有益效果，通过上述改进方案，可以在不影响读 请求的效率同时，有效地降低了写访问的访问延时，从而提高了整个系统的工 作效率。应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，所有 的参数取值可以根据实际情况调整，且在该权利保护范围内。本领域的普通技 术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离 本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
权利要求
1. 一种预充电数据访问控制装置，其特征在于，包括访问发起单元，用于生成一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；总线，用于传输所述访问请求和对应的数据；存储控制器，用于当所述访问请求中的MasterID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，当所述访问请求为读请求时，不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电；存储器，用于存放访问请求对应的数据。
2. 根据权利要求1所述的装置，其特征在于， 所述访问发起单元具体为 一硬件视频解码器。
3. 根据权利要求1所述的装置，其特征在于， 所述存储器具体为SDRAM或DDR。
4. 根据权利要求1所述的装置，其特征在于，还包括一个 访问请求设置器，用于编辑并设置所述访问请求的Master ID字段、读写访问标志字段的数值。
5. 根据权利要求1所述的装置，其特征在于，还包括统计单元，用于对所述存储控制器接收到的所述访问请求中的所述读写访 问标志字段中的读请求或者写请求分别进行数量统计，并对所述访问请求中出 现的页命中和页冲突分别进行数量统计。
6. 根据权利要求1所述的装置，其特征在于，还包括 总线控制器，用于当存在多个访问发起单元访问总线时，处理总线冲突，分配总线资源。
7. —种预充电数据访问控制方法，应用于一存储控制器，其特征在于， 包括接到传输来的一访问请求；所述访问请求向一存储器中读取数据或者写入 数据，并至少包含自身的Master ID字段、读写访问标志字段；当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判定；当所述访问请求为读请求时，不进行预充电。
8. 根据权利要求7所述的方法，其特征在于，对所述读写访问标志字段 进行判断，之后还包括当所述访问请求为写请求时，在写请求结束时进行预充电。
9. 根据权利要求7所述的方法，其特征在于，接到传输来的一访问请求 之前，还包括一访问发起单元对所述访问请求的Master ID字段、读写访问标志字段的 数值进行设置。
10. 根据权利要求7所述的方法，其特征在于，对所述读写访问标志字段 进行判断之后，还包括对所述访问请求中的所述读写访问标志字段中的读请求或者写请求分别 进行数量统计。
全文摘要
本发明提供一种预充电数据访问控制装置和方法，控制装置包括访问发起单元，用于生成一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；总线，用于传输所述访问请求和对应的数据；存储控制器，用于当所述访问请求中的MasterID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，当所述访问请求为读请求时，不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电；存储器，用于存放访问请求对应的数据。本发明的实施例具有以下有益效果，通过上述改进方案，可以在不影响读请求的效率同时，有效地降低了写访问的访问延时，从而提高了整个系统的工作效率。
文档编号G06F13/14GK101488117SQ20091007861
公开日2009年7月22日 申请日期2009年2月27日 优先权日2009年2月27日
发明者磊 杨 申请人:北京中星微电子有限公司