专利名称：具有备用芯片组的主机板的制作方法
技术领域：
本发明有关一种主机板，特别是有关具有备用芯片组的主机板。
背景技术：
传统主机板的芯片组(chipset)通常具有北桥芯片(northbridge)与南桥芯片 (southbridge)。图1图解传统芯片组的应用。北桥芯片102负责中央处理器(CPU) 104 与高速装置的沟通。该些高速装置可为内存(main memory) 106或图形处理器(graphics controller) 108等。南桥芯片110连接低速总线。该些低速总线供外接装置使用，可为序列 进阶技术附加装置总线(Serial Advanced Technology Attachment bus，SATA 总线)112、 集成设备电路总线(Integrated Device Electronics bus, IDE总线)114、工业标准架构 总线(Industrial Standard Architecture bus, ISA 总线)116、外围装置组件互连总线 (Peripheral Component Interconnect bus，PCI 总线)118、或通用序列总线(USB) 120 等。随着半导体技术演进，芯片组不限定制作成图1所示的南、北桥芯片。现有芯片组 技术不仅可整合南北桥技术于单一芯片，更有内建图形处理技术、USB接口、以太网络、甚至 音讯技术的芯片组。芯片组结构愈复杂，其损坏机率愈高。一旦芯片组损坏，就必须整片主机板送修； 不仅耗费厂商资源，更耽搁使用者宝贵的时间。
发明内容
本发明提供一种具有备用芯片组的主机板。本发明主机板包括一第一芯片组、一第二芯片组、一中央处理器、一低速总线、一 第一开关电路、一第二开关电路以及一开关电路控制单元。第一开关电路负责耦接第一芯片组或第二芯片组至中央处理器。第二开关电路负 责耦接第一芯片组或第二芯片组至低速总线。在常态设定中，第一与第二开关电路耦接第一芯片组至中央处理器以及低速总 线。在备用设定下，第一与第二开关电路以第二芯片组取代第一芯片组耦接中央处理器以 及低速总线。上述开关电路控制单元具有一计数器。根据一开机信号、计数器的计数结果以及 第一芯片组的状态，开关电路控制单元将在第一芯片组无法正常开机时令第一与第二开关 电路自常态设定切换至备用设定。相较于上述实施方式以开关电路控制单元切换第一与第二开关电路，本发明主机 板其它实施方式以一驱动器控制上述第一与第二开关电路。驱动器将根据低速总线与第一 芯片组的状况动作。为让本发明上述和其它目的、特征、和优点能更明显易懂，下文特举出多个实施 例，并配合所附图式作详细说明。
图1为传统芯片组的示意图；图2为本发明主机板的一种实施方式。
具体实施例方式图2为本发明主机板的一种实施方式。主机板200包括一第一芯片组202、一第二 芯片组204、一中央处理器206、一低速总线208、一第一开关电路210、一第二开关电路212、 一开关电路控制单元214。第一开关电路210负责耦接第一芯片组202或第二芯片组204至中央处理器206。 第二开关电路212负责耦接第一芯片组202或第二芯片组204至低速总线208。第一与第二开关电路210与212的常态设定为耦接第一芯片组202至中央处理器 206以及低速总线208。第一与第二开关电路210与212更有一备用设定，其中以第二芯片 组204取代第一芯片组202耦接中央处理器206以及低速总线208。上述开关电路控制单元214具有一计数器216。开关电路控制单元214将根据一 开机信号218、计数器216的计数结果以及第一芯片组202的状态(由信号222显示)切换 第一与第二开关电路210与212。以下举例说明。使用者的开机命令将触发开机信号218。 在常态设定下，主机板200使用第一芯片组202进行开机程序。开关电路控制单元214将 根据计数器216的计数结果与第一芯片组202的状况(信号220)判断第一芯片组202是 否正常。若开机信号218持续超过一特定时间后第一芯片组202仍未开始动作，则第一芯 片组202可能损坏。此时，开关电路控制单元214令第一与第二开关电路210与212自常 态设定切换至备用设定，以第二芯片组204取代第一芯片组202的功能。如此一来，即使第 一芯片组202损坏，主机板200仍可藉第二芯片组204正常动作，无须送修。本发明主机板更有其它实施方式。请参考图2，主机板200更可包括驱动器222。驱动器222可根据低速总线208与第一芯片组202的状态(分别由信号224与220 显示)切换第一与第二开关电路210与212。以下举例说明，其中，第一芯片组202可正常 开机，但其关于低速总线208的功能却有损坏。开机时，第一与第二开关电路210与212操 作在常态设定，第一芯片组202执行开机动作。根据信号224与220，驱动器222将在低速 总线208连接有一低速外围装置226，但第一芯片组202无法响应该低速外围装置226时 察觉第一芯片组202损坏。驱动器222将令第一与第二开关电路210与212切换至备用设 定，以第二芯片组204取代第一芯片组202的功能。驱动器222更有其它实施方式。驱动器222可在第一与第二开关电路210与212 为常态设定、低速总线208耦接低速外围装置226，但第一芯片组202不响应低速外围装置 226时输出一警示信息228。驱动器222将根据使用者对警示信息228的响应(信号230) 控制第一与第二开关电路210与212。警示信息228可为文字讯息或任何形式。若使用者 决定以第二芯片组204取代第一芯片组202，则驱动器222切换第一与第二开关电路210与 212至备用状态。若使用者决定停用低速总线208的功能，仍以第一芯片组202沟通主机板 200其它区块，则驱动器222不变更第一与第二开关电路210与212的状态。本发明其它实施方式更可在发现第一芯片组202受损后，永久操作第一与第二开 关电路210与212于备用状态。日后使用中，主机板200以第二芯片组204取代第一芯片组 202。本发明主机板尚有其它实施方式，其中仅安装有驱动器(如图2组件222)而不具 有开关电路控制单元(如图2组件214)。图2所示的实施例并非用来限定本发明主机板的低速总线数目。本发明主机板的 其它实施方式更具有多个低速总线。该些低速总线亦可由本发明的第二开关电路耦接本发 明的第一或第二芯片组。图2所示的实施例并非用来限定本发明主机板的芯片组数目。除了常态使用的第 一芯片组，本发明主机板的其它实施方式更具有多于两组的备用芯片组。损坏的芯片组将 由其它闲置芯片组取代。本发明所使用的芯片组并不限定内建于主机板上。其它型式(如插卡式等)的芯 片组亦可用来实现本发明的芯片组。举例说明之，本发明主机板上的芯片组可皆内建于主 机板或皆为插卡式或部分内建于主机板且部分为插卡式。
权利要求
一种具有备用芯片组的主机板，包括一第一芯片组；一第二芯片组；一中央处理器；一低速总线；一第一开关电路，耦接所述第一芯片组或所述第二芯片组至所述中央处理器；一第二开关电路，耦接所述第一芯片组或所述第二芯片组至所述低速总线；以及具有一计数器的一开关电路控制单元，根据一开机信号、所述计数器的计数结果以及所述第一芯片组的状态令所述第一开关电路与所述第二开关电路自一常态设定切换至一备用设定，其中，所述第一开关电路与所述第二开关电路于所述常态设定下耦接所述第一芯片组至所述中央处理器以及所述低速总线，其中，所述第一开关电路与所述第二开关电路于所述备用设定下耦接所述第二芯片组至所述中央处理器以及所述低速总线。
2.按照权利要求1所述的主机板，其特征在于，所述开关电路控制单元于所述计数器 的计数结果显示所述开机信号已持续超过一特定时间，但所述第一芯片组仍未开始动作时 令所述第一开关电路与所述第二开关电路自所述常态设定切换至所述备用设定。
3.按照权利要求2所述的主机板，其特征在于，更包括一驱动器，用以根据所述低速总 线与所述第一芯片组的状态令所述第一开关电路与所述第二开关电路自所述常态设定切 换至所述备用设定。
4.按照权利要求3所述的主机板，其特征在于，所述驱动器于所述第一开关电路与所 述第二开关电路处于所述常态设定、所述低速总线耦接一低速外围装置，但所述第一芯片 组不响应所述低速外围装置时切换所述第一开关电路与所述第二开关电路至所述备用设定。
5.按照权利要求2所述的主机板，其特征在于，更包括一驱动器，所述驱动器于所述第 一开关电路与所述第二开关电路处于所述常态设定、所述低速总线耦接一低速外围装置， 但所述第一芯片组不响应所述低速外围装置时输出一警示信息。
6.按照权利要求5所述的主机板，其特征在于，所述驱动器更根据使用者对所述警示 信息的响应控制所述第一开关电路与所述第二开关电路。
7.一种具有备用芯片组的主机板，包括 一第一芯片组；一第二芯片组； 一中央处理器； 一低速总线；一第一开关电路，耦接所述第一芯片组或所述第二芯片组至所述中央处理器； 一第二开关电路，耦接所述第一芯片组或所述第二芯片组至所述低速总线；以及 一驱动器，根据所述低速总线与所述第一芯片组的状态令所述第一开关电路与所述第 二开关电路自一常态设定切换至一备用设定，其中，所述第一开关电路与所述第二开关电路于所述常态设定下耦接所述第一芯片组至所述中央处理器以及所述低速总线，其中，上述第一开关电路与所述第二开关电路于所述备用设定下耦接所述第二芯片组 至所述中央处理器以及所述低速总线。
8.按照权利要求7所述的主机板，其特征在于，所述驱动器于所述第一开关电路与所 述第二开关电路处于所述常态设定、所述低速总线耦接一低速外围装置，但所述第一芯片 组不响应所述低速外围装置时切换所述第一开关电路与所述第二开关电路至所述备用设 定。
9.一种具有备用芯片组的主机板，包括一第一芯片组；一第二芯片组；一中央处理器；一低速总线；一第一开关电路，耦接所述第一芯片组或所述第二芯片组至所述中央处理器；一第二开关电路，耦接所述第一芯片组或所述第二芯片组至所述低速总线；以及一驱动器，用以于所述第一开关电路与所述第二开关电路处于一常态设定、所述低速 总线耦接一低速外围装置，但所述第一芯片组不响应所述低速外围装置时输出一警示信 息？其中，所述第一开关电路与所述第二开关电路于所述常态设定下耦接所述第一芯片组 至所述中央处理器以及所述低速总线。
10.按照权利要求9所述的主机板，其特征在于，所述驱动器更根据使用者对所述警示 信息的响应切换所述第一开关电路与所述第二开关电路至一备用状态或停用所述低速总 线。
11.按照权利要求10所述额主机板，其特征在于，所述第一开关电路与所述第二开关 电路于所述备用设定下耦接所述第二芯片组至所述中央处理器以及所述低速总线。
全文摘要
本发明揭露的主机板具有第一与第二芯片组、中央处理器、低速总线以及第一与第二开关电路。常态设定下，第一开关电路耦接第一芯片组与中央处理器且第二开关电路耦接第一芯片组与低速总线。备用设定下，第一开关电路耦接第二芯片组与中央处理器且第二开关电路耦接第二芯片组与低速总线。本发明主机板更包括一开关电路控制单元或一驱动器，用以在常态使用的第一芯片组受损时切换第一与第二开关电路至备用设定。
文档编号G06F1/16GK101887288SQ200910136378
公开日2010年11月17日 申请日期2009年5月12日 优先权日2009年5月12日
发明者廖哲贤, 林火元, 陈振顺 申请人:技嘉科技股份有限公司