专利名称：一种智能型信号转接系统的制作方法
技术领域：
本发明涉及一种智能型信号转接系统，它与嵌入式系统开发技术、硬件系统检测技术以及软件测试技术有关，属于信号转接类装置技术领域。
背景技术：
随着科学技术的发展，自动测试设备(ATE)在军事、航空航天以及工业部门等运用越来越广泛，然而由于被测单元种类很多，往往一台自动测试设备要测试几百甚至几千种被测单元，这就出现了标准的ATE与被测单元之间适配、接线难的问题。
在智能型信号转接系统的研究方面，目前国内外尚属空白，市场无成型系统，而现有的相关产品，如开关矩阵板卡，最大规模为8×32，对于ATE系统测试点数多、接线复杂的情况，其点数远远无法满足要求，且大多为进口产品，价格贵，成本高，无法大面积推广使用。
发明内容
1、目的本发明的目的是提供一种智能型信号转接系统，它克服了现有技术的不足，具有转接信号数量规模大、简单实用、成本低、通用性强等特点，它将彻底解决自动测试设备与各种被测单元接线、测试难的问题，广泛应用于大规模自动测试系统中。该智能型信号转接系统的具体作用是实现自动测试设备与各种不同的被测目标机的信号转接。该智能型信号转接系统主要完成以下功能 1)将自动测试设备子模块输出的信号转接至目标机要求的子模块的接口上； 2)将目标机子模块输出的信号转接至自动测试设备子模块的适当测量通道接口上； 3)系统提供必要的检测电路，整个系统启动测试前，对转接电路进行自检、状态显示等，确保信号转接关系准确无误后上电工作。
2、技术方案 如图2所示，本发明一种智能型信号转接系统，它是由操作系统和嵌入式检测系统两大部分组成。
所述操作系统，是由操作面板构成，用户可根据信号转接关系及各种需要在操作面板上完成相应连线操作。
所述嵌入式检测系统，是由ARM+FPGA(ARM-Advanced RISC Machines，一类微处理器的通称；FPGA-Field Programmable Gate Array，现场可编程门阵列)嵌入式系统构成，ARM作为CPU(中央处理器)，是系统的主控芯片，而FPGA有丰富的I/O(输入输出)资源，适于用作CPU的外围电路，两者之间通过SPI(Serial Peripheral Interface，串行外设接口)总线进行数据交互。
该ARM中央处理器，采用PHILIPS(飞利浦)公司的LPC2148(ARM芯片型号)，它是一个支持实时仿真和嵌入式跟踪的32位ARM7微控制器，带有32KB和512KB嵌入的高速FLASH(闪速)存储器，128位宽度的存储器接口和独特的加速结构，使32位代码能够在最大时钟速率下运行，并带有SPI总线；选用该处理器主要考虑其内部的资源丰富，无需扩展存储器和SPI总线，且性能优异，抗干扰能力强，价格低廉，具有极高的性价比. 该FPGA，采用Altera(阿尔特拉)公司的主流芯片Cyclone EP1C6Q240C8(FPGA芯片型号)；该FPGA内部有等效于10万门以上的逻辑资源，5980个逻辑单元，20个M4K块(256×18bit)，可用来生成片上存储器，如RAM(Random Access Memory，随机存取存储器)、ROM(ReadOnlyMemory，只读存储器)、双口RAM以及FIFO(FirstInFirstOut，先进先出寄存器)等；内部集成了两个模拟锁相环，可用于对输入的时钟进行倍频和移相，最大可用I/O为185个。
以上两芯片均为低成本、低功耗芯片，不用考虑芯片的散热问题。
由于ARM与FPGA的相互通信直接影响着控制器的性能，所以其SPI总线通信的设计就成为一个非常关键的问题。
SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时在电路板的布局上节省空间，提供方便，正是出于这种简单易用的特性，ARM和FPGA之间的通信集成了这种通信协议。SPI是一个环形总线结构，由ss(cs)(从机选择线)、sck(串行时钟线)、sdi(主机输出从机输入线)、sdo(主机输入从机输出线)构成，其时序简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
ARM作为中央处理器，外接电源模块、程序加载模块，扩展RS-232(数据终端设备(DTE)和数据通讯设备(DCE)之间串行二进制数据交换接口技术标准)串行接口，主控计算机测试软件通过串口与之连接，进行控制操作。ARM片内存储模块由SRAM(静态RAM)和NOR型FLASH(一种典型的非易失FLASH)组成，SRAM作为ARM的内存，存放ARM在运行程序的动态数据，FLASH存储ARM程序及一些常量参数，掉电后内容不丢失。通过SPI总线ARM与FPGA进行数据通讯。
FPGA视作ARM的一个高速外设，由多片EP1C6Q240C8构成，它主要包括数据输出和输入模块。测试软件发出启动信号，经过RS232串口输入ARM，ARM产生源数据，通过SPI总线发给FPGA，由输出模块的I/O口输出，源数据经驱动芯片驱动流经操作系统各连线通路，通过驱动芯片生成目标数据，FPGA输入模块通过扫描各驱动芯片输入，将目标数据读入，通过SPI总线输入ARM。ARM对目标数据进行处理、解析，判断操作系统的连线关系，通过串口，将生成的连线关系数据发送给测试软件，在主控计算机屏幕上显示检测结果。
系统充分利用了FPGA的超高速逻辑处理能力对大规模数据量信号进行输出和输入，再将其送入ARM中作数据处理，提高了控制器的实时性。
ARM及FPGA芯片的在线编程接口直接关系到整个控制器是否正常工作，该接口的设计必须确保无误。ARM微处理器的的编程调试接口采用符合IEEE1149.1-1990(IEEE，美国电气与电子工程师学会)标准的JTAG(Joint Test Action Group，一种国际标准测试协议)调试接口。
对于FPGA芯片的配置模式，可以通过ARM的I/O管脚对FPGA进行配置，这种方法可以省略FPGA配置芯片但同时也降低了一些成本，增强了FPGA与ARM之间的耦合性，但一旦ARM芯片的某些管脚损坏就会导致FPGA无法配置，不能正常工作，从而降低了系统可靠性，因此系统采用AS模式(Active SerialConfiguration，主动串行配置)配置Cyclone系列的EPIC6Q240C8型FPGA，此模式选用EPCS4型Altera FPGA配置芯片通过ByteBlasterII(型号)下载电缆对FPGA进行配置，可重复配置10万次。该模式电路简单、使用方便、成本低廉，非常适合在工业现场使用。
(3)软件流程 1)嵌入式检测系统软件 如图4所示，嵌入式检测系统通过串口接收到主控计算机测试软件的启动信号后，首先进行初始化设置，然后启动自检测，发送检测源数据。源数据流由一串数字信号“1”构成，从对应自动测试设备各模块的节点一端输入，通过操作系统的相应连线传输至对应目标机的节点一端，此时FPGA对目标机各节点进行循环扫描，有连线的通道接收到信号“1”，而无连线的通道信号仍保持状态“0”，FPGA将此目标数据接收，通过SPI总线发送给ARM，进行数据处理、解析，将有效数据——即有连线关系的数据按通信协议生成关系数据，通过232串口发送给主控计算机测试软件，由测试软件对数据进行进一步处理。
2)主控计算机测试软件 如图5所示，主控计算机测试软件完成串口配置，对嵌入式检测系统发送控制命令，对从串口接收上传的关系数据按通信协议进行处理、显示，并对所测得连线关系数据生成文件保存几大功能。
3、优点及功效 该发明基于先进的ARM和FPGA嵌入式系统技术开发，改变长期以来自动测试设备使用中的传统操作方式，是自动测试领域的一种新型解决优化方案。其使用简单、方便，尤其具备高速自动检测的功能，判定信号转接是否准确无误，有错则警示用户，避免错误发生造成巨大损失，大大提高了用户的工作效率，节约人工成本。
其突出优势具体体现在以下方面 (1)接点规模超大 能满足650个输入/输出个独立接点(如下列表1所示)，400个输出/输入个独立接点(如下列表2所示)，并可复用，满足超大规模数信号转接。
表1自动测试设备信号模块接口
表2目标机接入信号转接系统模块
(2)通用性强 系统现今在Geste2.1(通用嵌入式软件测试环境系统，由北京航空航天大学和北京新空间网计算机有限责任公司联合开发)测试中广泛使用。其标准接口对于现今自动测试设备通用(如上列表1所示)，且对于被测目标机通用(如上列表2所示)。如有特殊，只需使用前改变系统连接线的接头型号。
(3)操作简单 只要在操作系统面板上进行简单的插拔线操作，简化了原有繁琐的焊线、连线等操作。
(4)人性化设计 系统高度适中，用户可自行选择站/坐式操作
图1智能型信号转接系统示意图 图2智能型信号转接系统工作系统组成示意图 图3智能型信号转接系统硬件结构示意图 图4检测系统软件流程示意图 图5主控计算机测试软件功能框图 图中符号说明如下 图1(1)信号通道1～m1；(2)信号通道1～m2；(n)信号通道1～mn 图2(1)系统线； (2)测试线； (3)操作线
具体实施例方式 见图1、图2、图3、图4、图5，本发明一种智能型信号转接系统，其具体作用是实现自动测试设备与各种不同的被测目标机的信号转接，如图1所示，它是由操作系统和嵌入式检测系统两大部分组成。
所述操作系统，是由操作面板构成，用户可根据信号转接关系及各种需要在操作面板上完成相应连线操作。自动测试设备通过相应接口与操作面板连接，如表1所示；而被测目标机也通过相应接口与之相连，如上列表2所示。
所述嵌入式检测系统，是由ARM+FPGA嵌入式系统构成，ARM作为CPU即中央处理器，是系统的主控芯片，而FPGA有丰富的I/O即输入输出资源，适于用作CPU的外围电路，两者之间通过SPI(Serial Peripheral Interface)总线进行数据交互。
该ARM中央处理器，采用PHILIPS公司的LPC2148，它是一个支持实时仿真和嵌入式跟踪的32位ARM7微控制器，带有32KB和512KB嵌入的高速FLASH存储器，128位宽度的存储器接口和独特的加速结构，使32位代码能够在最大时钟速率下运行，并带有SPI总线；选用该处理器主要考虑其内部的资源丰富，无需扩展存储器和SPI总线，且性能优异，抗干扰能力强，价格低廉，具有极高的性价比。
该FPGA，采用Altera公司的主流芯片Cyclone EP1C6Q240C8；该FPGA内部有等效于10万门以上的逻辑资源，5980个逻辑单元，20个M4K块(256×18bit)，可用来生成片上存储器，如RAM、ROM、双口RAM以及FIFO等；内部集成了两个模拟锁相环，可用于对输入的时钟进行倍频和移相，最大可用I/O为185个。
以上两芯片均为低成本、低功耗芯片，不用考虑芯片的散热问题。
由于ARM与FPGA的相互通信直接影响着控制器的性能，所以其SPI总线通信的设计就成为一个非常关键的问题。
SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时在电路板的布局上节省空间，提供方便，正是出于这种简单易用的特性，ARM和FPGA之间的通信集成了这种通信协议。SPI是一个环形总线结构，由ss(cs)(从机选择线)、sck(串行时钟线)、sdi(主机输出从机输入线)、sdo(主机输入从机输出线)构成，其时序简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
ARM作为中央处理器，外接电源模块、程序加载模块，扩展RS-232串行接口，主控计算机测试软件通过串口与之连接，进行控制操作.ARM片内存储模块由SRAM和NOR型FLASH组成，SRAM作为ARM的内存，存放ARM在运行程序的动态数据，FLASH存储ARM程序及一些常量参数，掉电后内容不丢失.通过SPI总线ARM与FPGA进行数据通讯. FPGA视作ARM的一个高速外设，由多片EP1C6Q240C8构成，它主要包括数据输出和输入模块。测试软件发出启动信号，经过RS232串口输入ARM，ARM产生源数据，通过SPI总线发给FPGA，由输出模块的I/O口输出，源数据经驱动芯片驱动流经操作系统各连线通路，通过驱动芯片生成目标数据，FPGA输入模块通过扫描各驱动芯片输入，将目标数据读入，通过SPI总线输入ARM。ARM对目标数据进行处理、解析，判断操作系统的连线关系，通过串口，将生成的连线关系数据发送给测试软件，在主控计算机屏幕上显示检测结果。
系统充分利用了FPGA的超高速逻辑处理能力对大规模数据量信号进行输出和输入，再将其送入ARM中作数据处理，提高了控制器的实时性。
ARM及FPGA芯片的在线编程接口直接关系到整个控制器是否正常工作，该接口的设计必须确保无误。ARM微处理器的的编程调试接口采用符合IEEE1149.1-1990标准的JTAG调试接口。
对于FPGA芯片的配置模式，可以通过ARM的I/O管脚对FPGA进行配置，这种方法可以省略FPGA配置芯片但同时也降低了一些成本，增强了FPGA与ARM之间的耦合性，但一旦ARM芯片的某些管脚损坏就会导致FPGA无法配置，不能正常工作，从而降低了系统可靠性，因此系统采用AS模式(Active SerialConfiguration)配置Cyclone系列的EPIC6Q240C8型FPGA，此模式选用EPCS4型Altera FPGA配置芯片通过ByteBlasterII下载电缆对FPGA进行配置，可重复配置10万次。该模式电路简单、使用方便、成本低廉，非常适合在工业现场使用。
(3)软件流程 1)嵌入式检测系统软件 如图4所示，嵌入式检测系统通过串口接收到主控计算机测试软件的启动信号后，首先进行初始化设置，然后启动自检测，发送检测源数据。源数据流由一串数字信号“1”构成，从对应自动测试设备各模块的节点一端输入，通过操作系统的相应连线传输至对应目标机的节点一端，此时FPGA对目标机各节点进行循环扫描，有连线的通道接收到信号“1”，而无连线的通道信号仍保持状态“0”，FPGA将此目标数据接收，通过SPI总线发送给ARM，进行数据处理、解析，将有效数据——即有连线关系的数据按通信协议生成关系数据，通过232串口发送给主控计算机测试软件，由测试软件对数据进行进一步处理。
2)主控计算机测试软件 如图5所示，主控计算机测试软件完成串口配置，对嵌入式检测系统发送控制命令，对从串口接收上传的关系数据按通信协议进行处理、显示，并对所测得连线关系数据生成文件保存几大功能。
权利要求
1.一种智能型信号转接系统，其特征在于它是由操作系统和嵌入式检测系统两大部分组成；
所述操作系统，是由操作面板构成，用户可根据信号转接关系及各种需要在操作面板上完成相应连线操作；
所述嵌入式检测系统，是由ARM和FPGA嵌入式系统构成，ARM作为CPU即中央处理器，是系统的主控芯片，而FPGA有丰富的I/O即输入输出资源，适于用作CPU的外围电路，两者之间通过SPI总线进行数据交互；
该ARM中央处理器，采用PHILIPS公司的LPC2148，它是一个支持实时仿真和嵌入式跟踪的32位ARM7微控制器，带有32KB和512KB嵌入的高速FLASH存储器，128位宽度的存储器接口和独特的加速结构，使32位代码能够在最大时钟速率下运行，并带有SPI总线；SPI是一种高速的、全双工、同步的通信总线，它是一个环形总线结构，由从机选择线、串行时钟线、主机输出从机输入线和主机输入从机输出线构成，其时序简单，在串行时钟线即sck的控制下，两个双向移位寄存器进行数据交换；并且在芯片的管脚上只占用四根线，ARM和FPGA之间的通信集成了这种通信协议；ARM作为中央处理器，外接电源模块、程序加载模块，扩展RS-232串行接口，主控计算机测试软件通过串口与之连接，进行控制操作；ARM片内存储模块由SRAM和NOR型FLASH组成，SRAM作为ARM的内存，存放ARM在运行程序的动态数据，FLASH存储ARM程序及一些常量参数，掉电后内容不丢失，通过SPI总线ARM与FPGA进行数据通讯；该FPGA，采用Altera公司的主流芯片Cyclone EP1C6Q240C8；该FPGA内部有等效于10万门以上的逻辑资源，5980个逻辑单元，20个M4K块即256×18bit，用来生成片上存储器RAM、ROM、双口RAM以及FIFO；内部集成了两个模拟锁相环，用于对输入的时钟进行倍频和移相；FPGA视作ARM的一个高速外设，由多片EP1C6Q240C8构成，它包括数据输出和输入模块，测试软件发出启动信号，经过RS232串口输入ARM，ARM产生源数据，通过SPI总线发给FPGA，由输出模块的I/O口输出，源数据经驱动芯片驱动流经操作系统各连线通路，通过驱动芯片生成目标数据，FPGA输入模块通过扫描各驱动芯片输入，将目标数据读入，通过SPI总线输入ARM；ARM对目标数据进行处理、解析，判断操作系统的连线关系，通过串口，将生成的连线关系数据发送给测试软件，在主控计算机屏幕上显示检测结果；ARM微处理器的的编程调试接口采用符合IEEE1149.1-1990标准的JTAG调试接口；对于FPGA芯片的配置模式，是通过ARM的I/O管脚对FPGA进行配置，该系统采用AS模式即Active SerialConfiguration配置Cyclone系列的EPIC6Q240C8型FPGA。
全文摘要
本发明一种智能型信号转接系统，它是由操作系统和嵌入式检测系统两大部分组成。所述操作系统，是由操作面板构成，用户可根据信号转接关系及各种需要在操作面板上完成相应连线操作。所述嵌入式检测系统，是由ARM+FPGA嵌入式系统构成，ARM作为CPU即中央处理器，是系统的主控芯片，而FPGA有丰富的I/O即输入输出资源，适于用作CPU的外围电路，两者之间通过SPI(Serial Peripheral Interface)总线进行数据交互。本发明具有转接信号数量规模大、简单实用、成本低、通用性强等特点，它将彻底解决自动测试设备与各种被测单元接线、测试难的问题，广泛应用于大规模自动测试系统中。在信号转接类装置技术领域里，它具有实用价值和广阔的应用前景。
文档编号G06F13/40GK101706762SQ20091024156
公开日2010年5月12日 申请日期2009年11月26日 优先权日2009年11月26日
发明者余正伟, 刘斌, 肖瑾, 吴冰, 周庆 申请人:北京航空航天大学