专利名称：电子系统与其操作方法
技术领域：
本发明涉及存储器装置，特别涉及使用三维芯片堆叠(three dimensionaldie stacks)所构成的存储器装置。
背景技术：
传统上使用堆叠存储器芯片来增加存储器装置的容量，并同时减少存储器装置 的硅面积(silicon footprint)。 一般而言，堆叠的方法可分为层叠封装(Package on Package ;PoP)和系统级封装(System in Package ;SiP)。在一层叠封装系统中，离散逻辑 元件(discrete logic)与存储器球栅阵列(ball grid array ;BGA)垂直地结合在一封装 中。两个封装堆叠在一起，并且以一标准接口相互连接，该标准接口用以在两个封装之间传 送信号。在一系统级封装实作中，某些芯片垂直地堆叠，并且使用传统芯片外的焊线(wire bonds)或锡铅凸块(Solder Bumps)相互连接。 近年来，利用硅穿孔(through silicon vias ;TSVs)来连接芯片的3D集成电路 (IC)已发展为可取代层叠封装与系统级封装。硅穿孔技术利用硅(或其他介电材料)晶圆 中的垂直导孔，用以将各个芯片相互连接。使用硅穿孔可縮短连接长度，提升电性效能，并 能减少存储器装置所消耗的功率。 硅穿孔技术已经应用至符合传统标准(例如DDR2和DDR3同步动态随机存取存储 器(SDRAM))的存储器存储装置中。为了制造一个十亿位(gigabit)的动态随机存取存储 器(DRAM)，八个128百万位组(Mb)芯片要一个一个地堆叠在一起，并且使用硅穿孔相互连 接。3D集成电路存储器装置虽然垂直地堆叠，但仍需根据传统存储器标准(例如DDR2和 DDR3)读取与写入数据。举例而言，DDR2同步动态随机存取存储器电路具有一4位深(4bits de印)的预取缓冲器(prefetch buffer)，用以使用一多路复用器存取数据存储位置。就 DDR2同步动态随机存取存储器而言，DD2存储器单元在系统时钟脉冲的上升和下降缘时转 换数据，用以致能在每个存储器单元周期中欲被转换的4位数据。与DDR2相比，DDR3同步 动态随机存取存储器具有较高的带宽，并且可使用一 8位预取缓冲器，以比存储器单元快 八倍的速度传送数据。 虽然使用硅穿孔技术可增加存储器装置的数据存储容量，但是存储器装置的读取 与写入速度仍受限于存储器装置所符合的规格(例如DDR2与DDR3)，并且存储器装置的带 宽依然维持不变。
发明内容
为了解决现有技术存在的上述问题，本发明提供一种电子系统，包括一中央处理 单元(CPU)、一存储器装置以及一直接存储器存取(DMA)控制器。存储器装置与中央处理单 元联系，并且包括多个垂直堆叠的集成电路芯片与多个输入/输出(1/0)端口，输入/输出 端口的每一个通过一基板穿孔连接至集成电路芯片。直接存储器存取(DMA)控制器与中央 处理单元和存储器装置联系，并且用以执行将数据写入至存储器装置与从存储器装置中读取数据的管理。 本发明提供另一种电子系统，包括一存储装置以及一控制器。存储装置包括一第 一集成电路芯片与一第二集成电路芯片，第一与第二集成电路芯片各自包括多个存储器位 置与多个基板穿孔，基板穿孔的每一个对应至一输入/输出端口 。控制器连接至第一与第 二集成电路芯片中的输入/输出端口 ，并且将数据写入至第一与第二集成电路芯片中的存 储器位置的每一个，以及管理从第一与第二集成电路芯片的存储器位置的每一个中读取数 据。 本发明提供一种电子系统的操作方法，包括使用一直接存储器存取控制器，用以 执行将数据写入至一存储器装置与从存储器装置中读取数据的管理，存储器装置包括多个 垂直堆叠的集成电路芯片与多个输入/输出端口 ，输入/输出端口的每一个通过一基板穿 孔连接至集成电路芯片。 本发明可显著提高存储器装置的读取和写入速度，并且提升数据存取所需的带
宽o 为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施
例，并配合附图，作详细说明如下。
图1为本发明的一电子系统方框图2A为本发明的主存储器架构图2B为本发明的主存储器剖面图3为本发明的直接存储器存取控制器的示例图。
上述附图中的附图标记说明如下
100 -电子系统；102 -中央处理单元；104 -只读存储器；106 -系统总线；108 :输入/输出装置；200 -主存储器；202a 202d 集成电路芯片；204 :存储位置；206a 206d 间隔物;208a 208b 互连材料；210 4易铅凸块；212 〃半导体基板；214 〃超低介电系数材料层；216 -基板穿孔；218 :接点；300 -直接存储器存取控制器；302 -数据计数器；
5
306 地址寄存器；
308 控制逻辑。
具体实施例方式
在本文中，"硅穿孔(TSV)"与"基板穿孔(through-substrate via)"这两个名 词交互使用，用以表示一种具有穿越一集成电路半导体基板的导通孔(through-via)的组 态，并且"硅穿孔"与"基板穿孔"不限定于形成在硅材料基板上的集成电路。因此，本文中 所使用的名词"硅穿孔"也可包含一基板穿孔，该基板穿孔通过穿透不同的半导体集成电路 基板材料，例如一III-V族化合物基板、一硅/锗(SiGe)基板、一砷化镓(GaAs)基板、一绝 缘层覆硅(SOI)基板等等所构成。 本发明揭示一种适用于高带宽存储器芯片堆叠的新方法。以下将配合附图做更详 细的说明。 图1为本发明的一电子系统100的简化方框图。在某些实施例中，电子系统100 配置为一系统级封装。在其他实施例中，电子系统100配置在一印刷电路板上。电子系统 100可包括在一电脑、个人数字助理(PDA)、移动电话、DVD播放器、机上盒(set top box)或 其他电子装置中。电子系统100中包括一中央处理单元102、一只读存储器(ROM) 104、一系 统总线106、一输入/输出装置108、一主存储器200，以及一直接存储器存取控制器300。
中央处理单元102可为任一可执行计算功能的处理器。举例而言，该处理器包 括来自加州圣克拉拉(Santa Clara)的英特尔(Intel)处理器(例如INTEL C0RE 、 PENTIUM 、 CELERON⑧或XE0N⑧处理器)，以及来自加州森尼维耳市(Sunnyvale)的AMD 处理器(例如AMD PHEN0M 、ATHLON 或SEMPR0NTM处理器)，但不限定于此。中央处理单元 102通过系统总线106，连接至只读存储器104、主存储器200、输入/输出装置108以及直 接存储器存取控制器300。 系统总线106可包括一数据总线、一地址总线以及一控制总线，该数据总线用以 将数据从只读存储器104或主存储器200中传送至中央处理单元102或输入/输出装置 108，该地址总线用以传送数据的来源(source)地址与目的(destination)地址，而该控制 总线传送用以控制数据传送方式的信号。系统总线106也可包括一电源总线与输入/输出 总线。为了简化，附图中并未显示出包括系统总线106的多个总线。在一实施例中，系统总 线106为64位宽，但不限定于此，也可使用其他总线宽度。 只读存储器104可为任一型式的只读存储器，包括可编程只读存储器(PR0M)、可 擦除可编程只读记(EPR0M)、电子式可擦除可编程只读记(EEPR0M)以及快闪存储器，但不 限定于此。 图2A与图2B显示了一主存储器200的示例架构，该主存储器200包括在一单一 3D集成电路封装中。如图2A所示，主存储器200由四个垂直堆叠的集成电路芯片202a 202d所构成。值得注意的是，虽然本发明的主存储器200使用了四个芯片，但也可依照系统 所需的存储器数量来增加或减少芯片数目。各个集成电路芯片202a 202d的存储器容量 为128百万位组(Mb)，但也可使用具有更大或更小存储器容量的芯片。各个集成电路芯片 202a 202d包含多个存储位置204，而各个存储位置204具有一单独的存储器地址。在某
6些实施例中，主存储器200可为一动态随机存取存储器(DRAM)存储装置，但也可使用其他
型式的存储器，例如静态随机存取存储器与只读存储器，但不限定于此。 集成电路芯片202a 202d之间通过硅穿孔技术相互连接。举例而言，如图2B所
示，使用填入导电金属的激光切割孔(laser-cut holes)可将各个集成电路芯片202a
202d连接在一起。举例而言，于2008年1月8日公告的美国专利第7，317， 256号，名为"具
有硅穿孑L芯片的电子封装(Electronic Packaginglncluding Die with Through Silicon
Via)"揭示了堆叠多个芯片的方法，该专利的全文以引用的方式并入本文中。 如图2B所示，主存储器200包括形成于一半导体基板212上的集成电路芯片
202a 202d。半导体基板212可由任一半导体材料所构成，例如硅、砷化镓(GaAs) 、III_V
族化合物、硅/锗(SiGe)或绝缘层覆硅(SOI)等等，但不限定于此。 堆叠的集成电路芯片202a 202d通过一个或多个锡铅凸块210连接至半导体基 板212。锡铅凸块210可由铅(lead)或无铅合金(lead-free alloys)所构成。举例而言， 无铅合金包括锡/银(tin/silver)、锡/铜/银(tin/co卯er/silver)、铜、铜合金等等，但 不限定于此。 堆叠的集成电路芯片202a 202d通过间隔物(spacers) 206a 206d与相邻的 芯片隔开。举例而言，如图2B所示，集成电路芯片202b与202c通过间隔物206c隔开。间 隔物206a 206d可由许多材料所构成，例如硅、砷化镓等等，但不限定于此。各个集成电 路芯片202a 202d通过接点218连接，该接点218也连接至间隔物206a 206d。在某 些实施例中，主存储器200可包括一超低介电常数(ELK)材料层214，其形成在集成电路芯 片202a与间隔物206a之间。举例而言，该超低介电系数材料包括碳掺杂二氧化硅(carbon dopedsilicon dioxide)、纳米玻璃(nanoglass)等等，但不限定于此。在某些实施例中，超 低介电系数材料层214被空隙(gap of air)取代。 —基板穿孔216穿透各个集成电路芯片202a 202d与间隔物206a 206d。间 隔物206a 206d中被填入了一导电金属(例如铜)用以构成互连材料208a、208b。使用 硅穿孔技术将芯片垂直地堆叠并相互连接，可通过减少铅的长度来改善电性效能与芯片的 功率消耗。此外，使用基板穿孔技术将芯片垂直地堆叠并相互连接可增加输入/输出端口 的数量。由于使用约一微米宽的激光切割孔来连接芯片，而不是使用在封装板上需要数百 微米宽的水平间距的焊线来连接芯片，因此可增加输入/输出端口的数量。因此，使用硅穿 孔技术连接芯片不需要额外的间距。增加芯片上的输入/输出端口数量可增加芯片的带 宽。在某些实施例中，各个基板穿孔216对应至主存储器200的一输入/输出端口。
数据存储在各个集成电路芯片202a 202d的存储位置204中。使用由直接存储 器存取控制器300所控制的直接存储器存取，可将集成电路芯片202a 202d中的数据从 存储位置204中读取，或将集成电路芯片202a 202d中的数据写入至存储位置204中。使 用直接存储器存取能够在不受系统时钟脉冲影响的情况下存取数据，使得数据传输率高于 传统DDR2或DDR3存储器系统的数据传输率。此外，由于可传送比传统存储器系统(例如 DDR2、 DDR3等等)还要大的数据量，因此使用直接存储器存取(DMA)来存取存储在主存储 器200中的数据，能够提升数据存取所需的带宽。 图3为本发明的直接存储器存取控制器300的示例图。在某些实施例中，直接存 储器存取控制器300与主存储器200包括在相同的封装中。如图3所示，直接存储器存取控制器300可包括一数据计数器302、一数据寄存器304、一地址寄存器306以及一控制逻 辑308。数据计数器302用以存储在一特定异动(transaction)中欲被传送的数据量。当 数据被传送时，数据计数器302递减计数器值直到传送完所有数据。数据寄存器304用以存 储正被传送的数据，而地址寄存器306用以存储正被传送的数据的地址。数据计数器302、 数据寄存器304以及地址寄存器306通过系统总线106来传送与接收信号、数据。控制逻 辑308与中央处理单元102联系，并控制主存储器200的数据传输。 在某些实施例中，直接存储器存取控制器300可从其他装置或从中央处理单元 102中接收一要求信号，用以执行一数据传输。在收到要求信号后，直接存储器存取控制器 300取得系统总线106的控制权并执行数据传输。直接存储器存取控制器300管理在少数 总线读取/写入周期中所发生的数据传输。由于直接存储器存取控制器300在管理数据传 输，因此中央处理单元102可在数据传输时执行其他功能。在其他实施例中，直接存储器存 取控制器300可被中央处理单元102存取，该中央处理单元102控制直接存储器存取控制 器300中的数据寄存器304与地址寄存器306，用以执行数据传输。 在一直接存储器存取数据传输期间，可使用多种方式来传送存储在主存储器200 中的数据。举例而言，存储在主存储器200中的数据可在一单一总线操作(single bus operation)中传送，在此通过该单一总线操作同时地从来源地址中读取数据并将数据写入 至目的地址。此数据传输通常由直接存储器存取控制器300执行，直接存储器存取控制器 300会从中央处理单元102中取得系统总线106的控制权，并发出信号表示数据即将被锁存 (latched onto)在系统总线106上，或表示即将释放(latched off)系统总线106上的数 据。 另一个传输数据的方法为一提取与寄存(fetch-and-d印osit)传输，直接存储器 存取控制器300从一个存储器地址中提取或读取数据，并且将该数据寄存或写入至另一个 存储器地址。以提取与寄存的方式来传输数据需要两个存储器周期，即一第一周期用以读 取数据，以及一第二周期用以写入数据。 因为可使用总线总宽度来传输数据，所以使用直接存储器存取(DMA)来存取存储 在主存储器200的垂直堆叠的集成电路芯片202a 202d中的数据，能够提升存储器的带 宽。举例而言，若一总线的宽度为64位，则可使用直接存储器存取来传送64位数据，这比 使用具有一 8位预取缓冲器的DDR3所传送的数据量来要大八倍。此外，使用直接存储器存 取来传输数据不需要中央处理单元102去分配资源，并且使用与系统时钟脉冲无关的一直 接存储器存取时钟脉冲(DMA clock ;图未显示)来传输数据，因此使得数据传输速度比传 统DDR2或DDR3存储器的数据传输速度还要快。使用硅穿孔来连接集成电路芯片202a 202d可增加主存储器200的输入/输出端口数量，因而可使用一较宽的总线，借以提升主存 储器200的带宽。 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普 通技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护 范围当视所附的权利要求所界定的范围为准。
权利要求
一种电子系统，包括一中央处理单元；一存储器装置，与上述中央处理单元联系，上述存储器装置包括多个垂直堆叠的集成电路芯片与多个输入/输出端口，上述输入/输出端口的每一个通过一基板穿孔连接至上述集成电路芯片；以及一直接存储器存取控制器，与上述中央处理单元和上述存储器装置联系，上述直接存储器存取控制器用以执行将数据写入至上述存储器装置与从上述存储器装置中读取数据的管理。
2. 如权利要求1所述的电子系统，其中上述中央处理单元通过一系统总线连接至上述 存储器装置。
3. 如权利要求2所述的电子系统，其中上述直接存储器存取控制器通过上述系统总线 连接至上述存储器装置与上述中央处理单元。
4. 如权利要求1所述的电子系统，其中上述直接存储器存取控制器用以管理一提取与 寄存数据传输。
5. —种电子系统，包括一存储装置，包括一第一集成电路芯片与一第二集成电路芯片，上述第一与第二集成 电路芯片各自包括多个存储器位置与多个基板穿孔，上述基板穿孔的每一个对应至一输入 /输出端口 ；以及一控制器，连接至上述第一与第二集成电路芯片中的上述输入/输出端口 ，上述控制 器管理将数据写入至上述第一与第二集成电路芯片中的上述存储器位置的每一个，以及管 理从上述第一与第二集成电路芯片的上述存储器位置的每一个中读取数据。
6. 如权利要求5所述的电子系统，其中上述控制器为一直接存储器存取控制器。
7. 如权利要求5所述的电子系统，其中上述第一与第二集成电路芯片为一动态随机存 取存储器芯片。
8. 如权利要求5所述的电子系统，其中上述第一与第二集成电路芯片为一静态随机存 取存储器芯片。
9. 如权利要求5所述的电子系统，其中上述存储装置还包括一第三集成电路芯片，上 述第三集成电路芯片包括多个存储器位置。
10. 如权利要求5所述的电子系统，其中上述存储装置中的上述第一与第二集成电路芯片一个一个地垂直堆叠在一起。
11. 如权利要求5所述的电子系统，其中上述控制器为一直接存储器存取控制器，用以 管理一提取与寄存数据传输。
12. —种电子系统的操作方法，包括使用一直接存储器存取控制器，用以执行将数据写入至一存储器装置与从上述存储器 装置中读取数据的管理，上述存储器装置包括多个垂直堆叠的集成电路芯片与多个输入/ 输出端口 ，上述输入/输出端口的每一个通过一基板穿孔连接至上述集成电路芯片。
13. 如权利要求12所述的电子系统的操作方法，其中上述直接存储器存取控制器通过 一存储器总线连接至上述存储器装置。
14. 如权利要求12所述的电子系统的操作方法，其中上述直接存储器存取控制器用以管理一提取与寄存数据传输c
全文摘要
本发明提供一种电子系统及其操作方法，该电子系统包括一中央处理单元(CPU)、一存储器装置以及一直接存储器存取(DMA)控制器。存储器装置与中央处理单元联系，并且包括多个垂直堆叠的集成电路芯片与多个输入/输出(I/O)端口，输入/输出端口的每一个通过一基板穿孔连接至集成电路芯片。直接存储器存取(DMA)控制器与中央处理单元和存储器装置联系，并且用以执行将数据写入至存储器装置与从存储器装置中读取数据的管理。本发明可显著提高存储器装置的读取和写入速度，并且提升数据存取所需的带宽。
文档编号G06F13/28GK101770439SQ20091025345
公开日2010年7月7日 申请日期2009年12月16日 优先权日2009年1月5日
发明者许昭顺, 赵智杰, 陈承先, 陈明发 申请人:台湾积体电路制造股份有限公司