用于平衡接收端电源负载的方法和系统的制作方法

专利名称：用于平衡接收端电源负载的方法和系统的制作方法
技术领域：
本发明涉及集成电路中电源噪声的抑制。

背景技术：
典型的高速数字通信系统中的发送器和接收器将信息作为一系列符号来进行传 送。常用的二进制系统通过从电源电压节点汲取第一电流经过负载从而产生逻辑“1” 的电压表示形式来表示逻辑“1”符号值，并且通过汲取第二电流经过负载从而产生逻辑 “0”的电压表示形式来表示逻辑“0”符号值。接收器随后对照参考电压对符号进行采
样，以恢复原始信息。在将数据符号作为符号组而进行并行传送时，用以代表连续符号 组的总电流在相邻信号间可能存在显著的变化。电源电流因此可能是与数据相关的。电源并不是完美的。例如，用于传送电源电流的线路和焊盘表现出寄生型电阻 性、电感性和电容性阻抗。不幸的是，这些阻抗和数据相关的电源电流共同造成电源电 压的波动，这可能引起错误并降低速度性能。这一问题被本领域中的技术人员称为同时 切换噪声，或者SSN(simultaneous switching noise)。减小SSN的努力集中在了改善电压 调节与降低电源阻抗从而使电源更好地耐受负载电流中的变化，以及使用平衡的符号模 式或补偿电流来减小这样的变化上。这些努力取得了相当大的成功，但是却总是存在对 提高的性能的不断需求。

发明内容


所公开的主题通过范例的方式，而不是通过限制的方式，在所附附图的图示中 做出了示例说明，并且在附图中相似的参考编号指代类似的元件，并且其中图1描绘了同步数字通信系统100，其中第一集成电路(IC) 105在并行数据通道 115上向第二 IC 110传输数据DQ[3:0]。图2是描绘图1的系统100的依据一种实施方式工作的波形图200。图3绘制出依据一种实施方式的配电网络的频率响应。图4描绘了依据另一实施方式的系统400。系统400包括第一 IC405和第二 IC 410，其共享外部电源电压VDD并且经由并行双向通道415进行通信。
具体实施例方式图1描绘了同步数字通信系统100，其中第一集成电路(IC) 105在并行数据通道 115上向第二 IC 110传输数据DQ[3:0]。连续符号组中的差异(例如，0000到1111)在 数据电流Id中引起变化，该电流用于在ICllO的同名数据节点上表示数据符号D[3:0]，其 中的每个节点对应于通道115的一位线。在这一范例中的接收器ICllO向数据电流Id添 加补偿电流Ic。此补偿电流是基于先前接收的样本R[3:0]而不是当前符号D[3:0]来计算的，并因此相较于不包括补偿的电路而言增大了相邻符号组之间的最大瞬时电流波动。 除另有说明外，第二 IC 110增加了来自内部节点VDDIO的电源电流在给定的时间间隔中 的数据相关性。然而，配电网络(PDN，power-distributionnetwork)的频率响应过滤掉了 本地电源电流(ID+IC)的大部分增加的数据依赖性，并因此 减小了总输入/输出(I/O)电 源电流Iro的波动。减小的I/O电流波动稳定了电源电压VDD和VDDIO，从而提高了 IC 110的性能。PDN的频率响应主要是在IC 110之外的寄生型导线电感120的函数，而同 时也是例如旁路电容器以及寄生型电阻和电容(未示出)的函数。在这一简单的范例中，第一 IC 105包括四个驱动器130，其中每个都将数据信 号DQ[3:0]中的一个经由相应的焊盘135驱动到通道115的链路之上。每个驱动器130 可以是下拉驱动器，在其中NMOS晶体管将其相应的焊盘135拉向接地电势以表示逻辑
“1”，并且关闭以表示逻辑“O”。更普遍地，每个驱动器130从电源节点VDDIO汲 取第一非零电流来代表逻辑“1”，以及基本上为零的第二电流来代表逻辑“O”。每个 驱动器130可以包括本地上拉器件，比如具有栅极偏压VB的上拉晶体管137，使得驱动 器130能够接收和提供电流来代表交替变化的逻辑值。其他实施方式使用不同数量和类 型的驱动器，并且可以使用不同类型的内部(片上)或外部终端元件。第二 IC 110在相应的焊盘135上接收数据符号D[3:0]并将其传送到采样器140 的输入节点。驱动器130将电流拉过终端电阻器145以表示逻辑“1”，并且允许电阻器 145将焊盘135拉向电源电压VDDIO以表示逻辑“O”。采样器140在时钟信号CLK的 边缘上对符号D[3:0]进行采样，以在相应的采样器输出端上提供并行接收样本R[3:0]。符号D[3:0]被编码使得连续符号组可包括不同数量的“1”和“O”(该编码是 不平衡的)。用以表示给定符号组D[3:0]的数据电流ID，即来自组中的每一符号的电流 的总和的范围在每个驱动器130都关闭时(D[3:0] = 0000)的最小值到每个驱动器130都 打开时(D[3:0] = 1111)的最大值之间。在具有不同数量的“1”和“0”的符号组之间 切换会改变数据电流ID，并且在电源电压中造成同时切换噪声(SSN)，其对系统的性能 产生不利影响。先前的系统通过提供补充的补偿电流用以抵消符号组之间的电流波动而 在发送端具有降低了数据相关性的电源电流。然而，由于接收器事先并不知道要接收的 模式，因而不能为传入的符号模式提供补充的补偿电流，所以这样的系统一般不在接收 器上工作。第二 IC 110包括补偿电路150，其基于先前接收的符号的样本R[3:0]产生补偿信 号C[3:0]以及由此产生的补偿电流Ic。由此产生的补偿电流Ic不补充当前符号组D[3:0]， 而是实际上大大增加了连续符号组之间的最大电流波动。然而，申请人发现，PDN能够 过滤掉补偿电流的晚期应用的结果，其结果是降低的SSN和提高的系统性能。图2是描绘图1的系统100的依据一种实施方式工作的波形图200。信号的相 对定时为示例说明性近似，而不是按比例的。曾述及逻辑值“1”是由相对较低的电压 所代表的，在上方的四个波形示出了在由七个符号转变时刻T0-T6所分割的六个时间间 隔上代表一系列符号组1111、0000、1111、1110、0010和1000的接收数据符号D[3:0]。 用以表示逻辑“1”值(低电压电平)的电流被归一化至“1”，因而用以表示所述四个 符号的电流的总和可根据由数据符号D[3:0]所表示的“1”和“0”逻辑值的比率在零与 四之间变化。符号组D[3:0] = 0000与D[3:0] = 1111之间的变化需要最大数量的符号转变，因而在数据电流Id中造成最大变化ΔID。最大电流波动发生在Tl和T2时刻，数据 电流变化Δ Id在这些瞬间相应地为负四和正四。较少的符号在剩余的Τ3-Τ6时刻发生转 变，因而数据电流变化AId在这些情况下较低。参考图1，采样器140在时钟信号CLK的边缘上对符号D[3:0]进行采样，以产 生连续样本组R[3:0]。返回图2，样本R[3:0]表示与数据符号D[3:0]相同的连续模式， 但其由于时钟信号CLK的采样定时以及固有地在例如采样器140和补偿电路150中的延 迟而发生相位偏移。补偿电路150在这一实施方式中反转了样本R[3:0]，以产生作为前面 的数据符号的补充的补偿信号C[3:0]。从当前符号组D[3:0]的角度看，补偿信号C[3:0] 是先前符号组的补充。先前符号组在这一实施方式中紧接在补偿信号之前，但是在其他 实施方式中延迟可以是更多或更少的。补偿电路150被表示为四个反相器以及相关电阻 器的组合，但其他实施方式可以使用不同数量和类型的驱动电路来支持补偿。一些这样 的实施方式在以下结合图4作出了说明。补偿电路150的输出节点经由可与电阻器145相同的电阻器155与内部电源节点 VDDIO相耦合。电阻器155可与补偿电路150相集成(例如，可以是在此示为反相器的 输出驱动器的一部分)。补偿信号C[3:0]统一汲取作为由前面的符号组D[3:0]所汲取的 数据电流的补充的补偿电流Ic(在这里，术语“补充”对于补偿电流意味着士20%的容 限)。因为补偿信号C[3:0]相对于传入的数据符号D[3:0]而言在时间上发生了偏移，所 以数据电流Id与补偿电流Ie的总和(标示为ΣΙΙ(3)可以大于数据电流Id本身。例如，在 Τ2与Τ3时刻之间的总IO电流ZIro为八，其为最高数据电流Id的两倍。补偿还大幅增 加了符号组之间的电流中的最大变化。例如，电流总和ΣΙκ^ΣΙκ) = ID+IC)在由T2时刻 所分隔的时间间隔之间从零转变为八。符号之间的I/O电流中的这一最大变化AIro是在 最坏情况下数据电流的变化AId的两倍。因而补偿电路150在其中的存在大大增加了电 源电流中的数据相关性波动。众所周知增加数据相关性电源波动会降低性能。然而，申请人发现，如果相对 于PDN的频率响应而言有足够高的数据速率，那么PDN的过滤效应就能够抑制数据相关 性波动。尽管增大了数据相关性电源波动，由此产生的经过滤的电源电压VDDIO可显示 出比缺乏补偿的接收器更低的数据相关性。图3标绘出依据一种实施方式的PDN的频率响应。下表模拟了在相对于以5GHz 的数据速率(即，数据周期T为200pSeC(皮秒))接收的数据符号的不同延迟上所应用的 补偿电流I。在电源噪声VDDIO上所产生的效应。SSNO值代表未经补偿的同时切换噪声 (SSN)功率，而SSN值则代表经过补偿的同时切换噪声的功率。比率SSN0/SSN是应用 在相对于接收符号组的不同延迟上的 补偿电流的功效的衡量标准。
延迟(T)~ SSN0/SSN
无穷大
~0570.4843
表1参考表1，如果可以在与接收数据符号重合(零延迟)时应用补偿电流，那么就 能够有效地消除同时切换噪声(SSN = O)。补偿的效果随着延迟而逐渐变小，但是如果 在几个周期内提供则仍然是非常有利的。在一个周期处，如在图1和图2的范例中，同 时切换噪声会降低将近二十倍。在两个周期处，降低大约五倍。在一个符号时间内提供反馈可能是具有挑战性的，这部分地是因为用以非常快 地应用反馈的足够快速的电路可能会消耗相当大的功率并且使电源噪声的问题进一步加 剧。即使是在没有不希望功耗和电源噪声的情况下实现在一到两个符号时间之间的反馈 延迟也可能是具有挑战性的。补偿反馈的延迟应用减少了这些问题，但同时也降低了反 馈的有效性。因此，可以针对给定系统来调整延迟，以取得最佳的效果。作为实际的考 虑，根据表1中给出的数据，在大约一到五个符号时间之间的延迟被认为是能够在保留 与延迟补偿电流的应用相关的一些优点的同时相对容易和廉价地实施的。某些实施方式可包括具有可调延迟的补偿电路以适应对于给定系统或信号环境 的测试或性能优化。延迟调节能够执行一次，或者可以重复执行，以解决例如在温度 和电源电压中的变化。例如，基于性能指标，如电源噪声、信号裕度，或者误比特率 (BER，bit-errorrate)等，延迟可能是偶然的，或者周期性地更新。图4描绘了依据另一实施方式的系统400。系统400包括第一 IC410和第二 IC 405，其共享外部电源电压VDD并且经由并行双向通道415进行通信。IC 405和IC410 在这一实施方式中是相同的，所以为了简明扼要而省略了对IC410的详细讨论。系统400 的PDN由将电源电压VDD作为本地电源电压VDDIO分配给IC 405和IC410、并且显示 出一些寄生性电感417的导电迹线所代表。IC 405包括四个驱动器420、四位采样器425，以及补偿电路435。驱动器420 的输出端和采样器425的输入端经由可位于IC 405的内部或外部的终端电阻器445与I/O 焊盘440和电源节点VDDIO相耦合。补偿电路435包括多路复用器450、补偿逻辑电路 452，以及三个驱动器455。当指示着IC 405在发送模式中的信号TX被断言时，多路复 用器450将数据输入DQ[3:0]应用到逻辑电路452的输入端。逻辑电路452导出补偿信 号C[2:0]的适当组合并将其经由驱动器455应用到电阻器460。图4的实施方式包括比数据驱动器420少的补偿驱动器455。某些编码方案通过约束可能的符号模式来对在符号组之间切换的驱动电流量作出限制。某些形式的数据总 线倒置(DBI，data-bus inversion)例如在八条数据线和一条总线倒置线(8+1条线)上表 示数据。当要在八条数据线上表示的数据包括四个以上的“O”时，数据被倒置并且总 线倒置线被断言，以记录所述倒置。因为同时出现的“O”的数量被限制在四个，所以 可以只使用四个补偿驱动器来构成对数据电流作出补充的补偿电流。补偿驱动器 455向电阻器460应用补偿信号C[2:0]以从内部电源节点VDDIO汲 取补偿电流Ic。补偿电流Ic对IC 405上的数据电流Id作出补充，在这一实施方式中该电 流经由通道415两端上的终端电阻器445流向驱动器420。补偿电流Ic的大小被调节， 以降低或减小电源电流Iro在相邻符号组之间的变化。可以匹配通过驱动器420和补偿电 路435的延迟，使得对补偿电流Ic和数据电流Id做出改变的定时得以同时进行。这样的 匹配可能是最佳的，但是由于在前面联系图3进行的讨论中所提到的理由，这对于提高 性能而言不是必需的。发送信号TX不在接收模式中断言。在这种情况下，多路复用器450将接收样本 RQ[3:0]应用到补偿逻辑电路452的输入端。补偿电流Ic对IC 410上的与先前接收的符 号组相关的数据电流Id作出补充，该电流从IC 405经由通道415的两端上的终端电阻器 445流向驱动器420。补偿电路435如联系先前实施方式所述的那样发挥作用，所以在这 里为了简明扼要而省略了对其的详细讨论。驱动器455的各种特性(例如，传播延迟、驱动强度，以及/或者阻抗)可以通 过应用适当的调节信号ADJ而得到调节。例如，驱动器455的驱动强度可以在接收与发 送模式中相区别地进行调节，以在每种模式中将补偿电流Ie的大小调整为与最佳性能相 适合。其他实施方式可以采用不同的缓冲区用于发送和接收补偿，并且单向链路可以包 括发送和接收补偿。在这一范例中IC 405和IC410全都类似地配备有补偿电路。然而，在其他实 施方式中通道415的不同的两端的配备可以是不同的。在一些系统中，例如存储器系统 中，通信的IC可以是互不对称的，这复杂化了用以抵抗SSN效应的发送与接收方案的优 化。例如，与一个或多个存储器器件通信的存储器控制器可以从与最适合制造存储器器 件的制造工艺不相同的制造工艺中受益。因此，通常的情况是存储器控制器可以采用表 现出显著高于相关存储器器件或多个器件的速度和功率性能的电路。在这样的情况下， 存储器控制器可以同时为发送的和接收的数据应用补偿，而存储器器件可以在其中一个 或全部两个方向中省略掉补偿。对包括一个或多个此处所述的电路的集成电路，或者集成电路的一部分的设计 过程的产物可以是计算机可读介质，例如磁带或者光盘或磁盘等。计算机可读介质可以 使用对能够物理地实例化为集成电路或者集成电路的一部分的电路作出描述的数据结构 或其他信息进行编码。尽管各种格式都可以用于这样的编码，但这些数据结构通常使用 Caltech Intermediate Format (CIF)、Calma GDS II StreamFormat (GDSII)，或者 Electronic Design Interchange Format(EDIF)等进行编写。集成电路设计领域中的技术人员可以从以 上详述类型的示意图及其相应的描述中开发出这样的数据结构，并且将所述数据结构编 码在计算机可读介质上。集成电路制造领域中的技术人员可以使用这样的编码数据来制 造包括有一个或多个此处所述的电路的集成电路。
在前面的描述以及在所附的附图中对专用术语和绘图符号进行了阐述，以提供 对前述实施方式的深入理解。在某些情况下，术语和符号可能隐含着不是为本发明的实 践所必需的具体细节。例如，补偿电路不必一定以图1和图4中所描绘的方式提供补偿 电流，因为对于本领域中的技术人员而言有许多用以产生适当的补偿电流的方法都是可 以使用的。并且，在此详述的系统是二进制的并因此使用两个逻辑值，但其他实施方式 也可以类似地解决在多PAM系统中的SSN。此外，术语“系统”可以指完整的通信系 统，包括发送器和接收器；或者可以指通信系统的一部分，比如发送器、接收器，或者 包括发送器和/或接收器的IC或其他组件。还有对于本领域中的技术人员而言将会是显 而易见的其他实施方式。一些组件被示为相互直接地连接，而其他的则被示为经由中间组件相连。在每 种情况下，互连或“耦合”的方法都在两个或多个电路节点(例如，焊盘、线路，或终 端)之间建立一些期望的电气通信。如将为本领域中的技术人员所理解的那样，这样的 连接常常可以使用若干电路配置来完成。因此，所附权利要求的精髓和范围不应限制在前面的描述中。在适用美国法律时，只有那些特别列举了 “用于...的装置”或“用 于...的步骤”的权利要求才应以根据35U.S.C. § 112的第六款所规定的方式进行解释。
权利要求
1.一种系统，其包括电源节点，其用于提供电源电压；与所述电源节点电阻性耦合的数据节点，其用于接收在相应的先前时间间隔和当前 时间间隔中的先前并行数据符号组和当前并行数据符号组；以及与所述数据节点耦合的补偿电路，其用于接收先前并行数据符号组和当前并行数据 符号组，并且具有至少一个补偿电路输出节点与所述电源节点电阻性地相耦合，所述补 偿电路应在当前时间间隔中从电源节点汲取由所述先前并行数据符号组中导出的补偿电 流。
2.根据权利要求1的系统，其中所述补偿电路经由采样器与所述数据节点相耦合，所 述采样器具有时钟节点用于接收时钟信号，其中所述时钟信号限定时间间隔。
3.根据权利要求1的系统，其中先前并行数据符号组在所述先前时间间隔中汲取第一 电源电流，所述当前并行数据符号组在当前时间间隔中汲取第二电源电流，并且所述第 一电流与第二电流之间的最大差小于所述第二电源电流与所述补偿电流的最大和。
4.根据权利要求1的系统，其中所述先前时间间隔紧邻所述当前时间间隔。
5.根据权利要求1的系统，其还包括具有与所述数据节点相耦合的多个发送器输出节 点和多个发送器输入节点的发送器。
6.根据权利要求5的系统，其中所述补偿电路与所述发送器输入节点相耦合。
7.根据权利要求1的系统，实例化在集成电路器件上。
8.根据权利要求1的系统，所述补偿电路收到数据符号后调节所述补偿电流的应用的 定时。
9.一种方法，其包括接收连续的并行符号组，包括先前符号组和当前符号组，所述先前符号组和当前符 号组相应地从电源节点汲取先前电源电流和当前电源电流；导出对所述先前电流作出补充的补偿电流；以及在所述当前时间间隔中从所述电源节点汲取所述补偿电流。
10.根据权利要求9的方法，其中时钟信号限定所述时间间隔。
11.根据权利要求9的方法，其中所述补偿电流与所述当前电源电流的最大和超过所 述先前电源电流与当前电源电流之间的最大差。
12.根据权利要求11的方法，其中所述先前时间间隔紧邻所述当前时间间隔。
13.根据权利要求9的方法，其中所述并行符号组在一组数据节点上传送，所述方法 还包括在所述数据节点上发送第二连续并行数据符号组。
14.根据权利要求13的方法，其还包括从所述电源节点为每个第二连续并行数据符号 组汲取第二补偿电流。
15.根据权利要求14的方法，其中所述第二补偿电流是从所述第二连续并行数据符号 组中的同期的一个中导出的。
16.—种系统，其包括电源节点，其用于提供电源电压；与所述电源节点相耦合的数据节点，其用于接收在连续时间间隔中的连续并行数据 符号组，包括在当前时间间隔中汲取当前电源电流的当前数据符号组以及在先前时间间隔中汲取先前电源电流的先前数据符号组；以及与所述数据节点和所述电源节点相耦合的补偿电路，所述补偿电路在所述当前时间 间隔中从所述电源节点汲取对所述先前电源电流作出补充的补偿电流。
17.根据权利要求16的系统，其中所述先前电源电流与所述当前电源电流之间的最大 差小于所述补偿电流与所述当前电源电流的最大和。
18.根据权利要求17的系统，其中所述先前时间间隔紧邻所述当前时间间隔。
19.根据权利要求16的系统，实施在集成电路上。
20.根据权利要求16的系统，其还包括与所述数据节点相耦合的发送器用以在所述数 据节点上发送第二连续并行数据符号组，其中所述补偿电路为所述第二连续并行符号组 导出第二补偿电流并且从所述电源节点汲取所述第二补偿电流。
21.一种计算机可读介质，在其上存储了对集成电路的至少一部分作出定义的数据结 构，所述数据结构包括第一数据，其代表用于提供电源电压的电源节点；第二数据，其代表与所述电源节点相耦合的数据节点，所述数据节点用于接收在连 续时间间隔中的连续并行数据符号组，包括在当前时间间隔中汲取当前电源电流的当前 数据符号组以及在先前时间间隔中汲取先前电源电流的先前数据符号组；以及第三数据，其代表与所述数据节点和所述电源节点相耦合的补偿电路，所述补偿电 路应在所述当前时间间隔中从所述电源节点汲取对所述先前电源电流作出补充的补偿电 流。
22.—种系统，其包括电源节点，其用于提供电源电压；与所述电源节点电阻性相耦合的数据节点，其用于接收在相应的先前时间间隔中和 当前时间间隔中的先前并行数据符号组和当前并行数据符号组；以及用于从所述先前并行数据符号组中导出补偿电流并在所述当前时间间隔中从所述电 源节点汲取所述补偿电流的装置。
23.—种系统，其包括电源节点；并行总线，其用于传送连续的并行符号组，包括在当前时间间隔中的当前符号组以 及在先前时间间隔中的先前符号组；与所述并行总线相耦合的采样器，其用于对所述连续并行符号组进行采样，以提供 连续的接收样本组；以及与所述电源节点相耦合的电流汲取机构，所述电流汲取机构在所述当前时间间隔中 从所述电源节点汲取与所述先前符号组相关联而导出的当前补偿电流。
24.根据权利要求23的系统，实例化在集成电路器件上。
25.根据权利要求23的系统，其中所述电流汲取机构从至少一个接收样本组中导出所 述当前补偿电流。
26.根据权利要求23的系统，其中每个连续并行数据符号组都从所述电源节点汲取数 据电流，并且其中所述当前时间间隔中的所述补偿电流对所述先前时间间隔中的所述数 据电流作出补充。
27.根据权利要求23的系统，其中所述当前时间间隔紧邻所述先前时间间隔。
全文摘要
所描述的是发送和接收并行数据符号组的数字通信系统。连续符号组之间的差异在用于表示所述符号组的电流中引起变化，并因而造成电源波纹。接收器添加补偿电流以减小电源波纹。所述补偿电流是基于先前数据样本而不是当前符号来计算的，并且因此相较于不包括所述补偿的电路而言增大了相邻符号组之间的最大瞬时电流波动。然而，所述配电网络的频率响应会过滤掉本地电源电流的增加的数据相关性，并因此减小了总电源电流的波动。某些实施方式同时为发送的和接收的符号提供补偿电流。
文档编号G06F13/40GK102016813SQ200980113990
公开日2011年4月13日 申请日期2009年7月7日 优先权日2008年7月27日
发明者A·阿巴斯法 申请人:拉姆伯斯公司