专利名称：用于除法器单元同步的方法和设备的制作方法
技术领域：
本发明大体来说涉及时钟同步，且更具体来说涉及除法器单元相位的低功率同步。
背景技术：
数字电路出于各种原因而使用计时信号。举例来说，同步系统使用全局时钟信 号以使跨越板或IC装置的各种电路同步。大多数系统使用一个用以产生第一时钟信号的时钟产生电路和一用以从所述第 一时钟信号导出其它时钟信号的专用电路。举例来说，时钟除法器用以从输入时钟信号 产生较低时钟频率的一个或一个以上时钟信号。举例来说，可利用发射器增频转换器本机振荡器(LO)除法器，其基于温度计型 单元式设计。此单元式除法器针对低输出功率提供极佳LO泄漏和增益控制步阶以及极佳 LO功率消耗。日益需要具有极佳LO功率消耗的此除法器，尤其在变得更常用于各种调 制系统的极性发射器中。然而，其中的除法器单元的相位未经同步，且增频转换器输出 功率在每次加电时并不恒定。在(例如)具有两个除法器单元的增频转换器除法器中，同相功率(即，来自增 频转换器输出的振幅)可高出6dB。三个除法器单元可提供高出9.5dB的振幅。然而， 因为除法器单元的相位变得非同步，所以这些所提高的功率振幅会减小。事实上，如果 两个除法器单元异相180度，那么其输出功率将完全抵消。根据常规码分多址(CDMA)系统，手持机闭合回路的发射功率通过基站而控 制。如果手持机的必需发射功率为不可预测的，那么来自基站的功率决策将为不精确的 或非作用的。
发明内容
当前揭示的实施例针对解决存在于上文所描述的现有技术中的问题中的一者或 一者以上以及提供额外特征，所述特征在结合附图加以理解时通过参考以下详细描述将 变得容易显而易见。本发明的一个方面针对一种用于使一个或一个以上除法器单元的相位同步的方 法。所述方法包含对主控除法器单元通电以提供参考信号；以及使从属除法器单元的相 位与来自所述主控除法器单元的参考信号同步。本发明的另一方面针对一种用于使一个或一个以上除法器单元的相位同步的设 备。所述设备包含主控除法器单元，其提供参考信号；以及从属除法器单元，其使其 相位与来自所述主控除法器单元的参考信号同步。本发明的又一方面针对一种用于使一个或一个以上除法器单元的相位同步的设 备。所述设备包含用于从主控除法器单元提供参考信号的装置；以及用于使从属除法 器单元的相位与来自所述主控除法器单元的参考信号同步的装置。
本发明的又一方面针对一种计算机可读媒体，所述计算机可读媒体在其上存储 指令以用于执行使一个或一个以上除法器单元的相位同步的方法。所述方法包含对主控 除法器单元通电以提供参考信号；以及使从属除法器单元的相位与来自所述主控除法器 单元的参考信号同步。根据某些方面，同步通过以下步骤而执行在所述从属除法器单元处提供通电 脉冲；使用数字控制振荡器而使所述从属除法器单元的相位与所述参考信号同步；以及 在所述通电脉冲的上升沿后的第一预定延迟周期之后对所述从属除法器单元通电。通过使从属除法器单元与来自主控除法器单元的参考信号同步，可对任何数目 的从属除法器单元通电且使其彼此同相。应理解，上述一般描述和以下详细描述均为示范性的，且希望提供对所主张的 标的物的进一步解释。
本发明的特征、性质和优点将在结合图式加以理解时从下文阐述的详细描述而 变得更显而易见，在所述图式中，相同参考符号遍及各图而对应地进行标识，且其中图1是根据本发明的某些方面的使用主控除法器单元和多个从属除法器单元的 除法器单元同步方案的示意图。图2是展示根据本发明的某些方面的用于使一个或一个以上除法器单元的相位 同步的方法的流程图。图3是展示根据本发明的某些方面的用于使从属除法器单元的相位与参考信号 同步的方法的流程图。图4是根据本发明的某些方面的从属除法器的输出功率、通电脉冲和经延迟通 电的图形说明。图5是根据本发明的某些方面的从属除法器单元和主控除法器单元的示意图。图6是根据本发明的某些方面的从属除法器单元与参考信号的相位同步的图形 说明。图7是根据本发明的某些方面的两个从属除法器单元的瞬态响应模拟曲线图。
具体实施例方式在以下详细描述中，阐述众多特定细节以提供对标的技术的完全理解。然而， 对于所属领域的一般技术人员将明显的是，可在不具有这些特定细节中的一些的情况下 实践标的技术。在其它情况下，未详细地展示众所周知的结构和技术以免混淆标的技 术。词语“示范性”在本文中用于表示“充当实例或说明”。本文中被描述为“示 范性”的任何方面或设计未必被解释为相对于其它方面或设计而优选或有利。现将详细地参考标的技术的各方面，其实例在附图中说明，其中相同参考标号 遍及各图而指代相同元件。应理解，本文中所揭示的过程中的步骤的特定次序或层级是示范性方法的一实 例。应理解，基于设计偏好，可重新布置所述过程中的步骤的特定次序或层级，同时保持于本发明的范围内。所附方法权利要求项以样本次序呈现各种步骤的元素，且不希望 限于所呈现的特定次序或层级。图1是根据本发明的某些方面的使用主控除法器单元和多个从属除法器单元的 除法器单元同步方案的示意图。在此示范性示意图中，展示从属除法器单元20(0)到 20(7)；然而，本发明不限于任何特定数目的从属除法器单元。根据某些方面，主控除法 器10将参考信号(未图示)分别输出到每一从属除法器单元20(0)到20(7)。主控除法 器10无需为具有极佳相位噪声的高性能除法器。主控除法器10可为(例如)任何常规 低功率除法器以节省功率，同时提供主控时钟相位。另外，所属领域的一般技术人员应 理解，从属除法器单元20(0)到20(7)中的一者可充当主控除法器10且产生待发送到每 一从属除法器单元20(0)到20(7)的参考信号。对从属除法器单元20 (0)到20 (7)的相应功率控制30 (0)到30 (7)通电以操作从 属除法器单元20(0)到20 (7)直到从属除法器单元20(0)到20 (7)的相位与从主控除法器 10输出的参考信号同步为止。如将参看图5和图6而进一步详细地论述，来自数字(或 电压)控制振荡器(DCO) 50的振荡信号输入到每一从属除法器单元20(0)到20(7)且由 从属除法器单元20(0)到20(7)使用以使其相应相位与参考信号同步。在相应从属除法器单元20(0)到20(7)与来自主控除法器10的参考信号同步之 后，相应从属除法器单元20(0)到20(7)使用其相应功率控制30(0)到30(7)而被延迟 通电。此后，主控除法器10可调谐到低功率状态以节省功率。经同步的从属除法器单 元20(0)到20(7)可接着(例如)将所产生的时钟信号输出到相应混频器单元40(0)到 40(7)。当然，所产生的时钟信号可用于各种应用，且本发明不限于任何特定用途。因为每一经通电从属除法器单元20(0)到20(7)与由主控除法器10产生的恒定 参考信号同步(即，同相)，所以由此可见，每一从属除法器单元20(0)到20(7)也将彼 此同相。图2是展示根据本发明的某些方面的用于使一个或一个以上除法器单元的相位 同步的方法的流程图。在操作200处，对主控除法器10通电，借此将参考信号提供到 从属除法器单元20(0)到20(7)中的一者或一者以上。所述过程从操作200移动到操作 210，其中至少一个除法器单元20(0)到20 (7)的相位与由主控除法器10产生的参考信号 同步。根据某些方面，所述过程从操作210移动到操作220，其中在所述一个或一个以 上从属除法器20(0)到20(7)与参考信号同步且已通电从而以自反馈方式来操作其自身之 后，主控除法器10调谐到低功率状态。图3是展示根据本发明的某些方面的如由图2的操作210执行的用于使从属除法 器单元的相位与参考信号同步的方法的流程图。下文将与图4同时论述图3，图4是根据 本发明的某些方面的从属除法器单元20(0)到20(7)的输出功率、通电脉冲和经延迟通电 的图形说明。在操作300处，在从属除法器单元20 (0)到20 (7)处施加通电脉冲410 (见图4)。 当需要操作特定从属除法器单元20(0)到20 (7)时，可由用户(未图示)使用任何常规方 法来起始通电脉冲410。所述过程从操作300移动到操作310，其中使用DCO 50而使从属除法器单元20(0)到20 (7)的相位与参考信号同步。将参看下文图5和图6而进一步详细地解释使用 DC050来进行的同步。所述过程从操作310移动到操作320，其中在第一预定延迟周期δ Tl (见图4) 之后，经延迟通电信号420 (见图4)在从属除法器单元20(0)到20(7)处出现。根据某 些方面，可使S Tl尽可能短，同时仍允许有足够时间将从属除法器单元20(0)到20(7) 的所有组件加电以使之加电且使从属除法器单元20(0)到20(7)的相位与参考信号同步。 作为一实例，S Tl可为仅2个或3个(或更多个)DCO 50循环所需的时间。当然，可 实施任何充分的S Tl而不脱离本发明的范围。所述过程从操作320移动到操作330，其中(例如)在第二预定延迟周期δ Τ2(见 图4)之后，断开(gate off)通电脉冲410。 δ Τ2为缓冲周期，其中通电脉冲410与经延 迟通电420重叠。此重叠确保从属除法器单元20 (0)到20 (7)通过其相应功率控制30 (0) 到30(7)而完全地通电且与来自主控除法器10的参考信号同相地操作。此时，主控除法 器10可调谐到低功率状态以节省功率，因为从属除法器单元20(0)到20 (7)将使用其自 反馈功能而维持其与参考信号同步的相位。δ Τ2可为几个DCO 50循环以确保提供充分 重叠以使主控信号在从属除法器周围形成循环。举例来说，针对除以2的除法器的特定 状况，对于同步来说，最少仅2个DCO 50循环可能为足够的。此情形提供极快速的同 步方法，其在时间关键数据应用中为重要的。当然，可实施任何充分的ST2，而不脱离 本发明的范围。图5是根据本发明的某些方面的示范性从属除法器单元20(0)和主控除法器10 的示意图。图5展示单元除法器的除以2的实例；然而，所属领域的一般技术人员应理 解，能够将DCO 50信号除以任何比率(例如，2、3、4、5、6等)的单元除法器可类似 地加以设计并实施，而不脱离本发明的范围。将与图6同时论述图5，图6是根据本发明 的某些方面的从属除法器单元20(0)的相位同步的图形说明。应注意，图5和图6(以及 图7)中所展示的实例说明除以2的除法器。然而，所属领域的技术人员应理解，可实施 类似技术以使(例如)除以4(或任何其它除法比)的除法器同步。当对区域1中的主控除法器10通电(例如，调谐到高功率状态)且输入参考信 号DCOr 50时，在点A〃处，关于DCOr 50，所述信号为低。在传递穿过反相器之后， 所述信号在点B"处为高。振荡参考信号DCOr 50在点C"处使所述信号偏移。在传递 穿过反相器之后，所述信号在点D"处为低。DCOr使所述信号在点Ε"处偏移，且反相 器使所述信号在点F"(其将与点Α"相同)处反相。在点Α" (F")处的此信号将为 从主控除法器10输出的参考信号。图5包括区域2处的门控特征500，其通过通电脉冲410而操作以闭合到从属除 法器单元20(0)的连接，借此允许参考信号G发送到从属除法器单元20(0)。根据本发明 的某些方面，可在通电脉冲410之后断开DCO 50。在区域2中，主控除法器10的输出 将与DCO 50同步。因此，区域1的参考信号DCOr 50的相位不必与区域2和区域3的 DCO 50相同。将基于区域2中的DCO 50而校正主控除法器10中的任何偏移。当然， 门控特征500仅为一个实例，且在不脱离本发明的范围的情况下可实施替代门控特征(或 无门控特征)。当区域2通过通电脉冲410而闭合时(即，当闭合到从属除法器单元20(0)的连接时)，在点A'处从主控除法器10输入的信号传递穿过反相器且在点B"处反相。振 荡信号DCO 50在点C"处使所述信号偏移，所述信号在点D"处反相。振荡参考信号 DCO 50在点E"处再次使所述信号偏移，所述信号在点G"处反相。在点G"处的所述 信号为从属除法器单元20(0)将最终(例如)在点F处与之同步的参考信号(即，点F与 点G将在执行经延迟通电420之前同步)。举例来说，如图5和图6的实例中所示，当将通电脉冲410提供到区域3处的从 属除法器单元20(0)时，点G处的信号在点A处输入到从属除法器单元20(a)，其中所述 信号为低。所述信号行进穿过反相器，此使所述信号在点B处为高。振荡参考信号DCO 50在点C处使所述信号偏移，所述信号接着行进穿过反相器，此使所述信号在点D处为 低。最终，在点E处，所述信号再次通过DCO 50而偏移，且接着行进穿过反相器，此使 所述信号在点F处为低。当然，前述内容描述使用主控除法器单元和从属除法器单元的 一个示范性同步系统；然而，在不脱离本发明的范围的情况下可实施其它方法和系统。在时间t(l处，点F处的信号与处于第一预定延迟周期δΤΙ内的参考信号G同 步，此时，延迟通电信号420在从属除法器单元20(0)处出现。可在δΤ2之后断开通电 脉冲410，因为存在足够重叠来确保从属除法器单元20(0)自供电且与来自主控除法器10 的参考信号G同相地操作。从属除法器单元20(0)将在断开通电脉冲410之后维持其除 法器相位直到从属除法器单元20(0)断电为止。前述论述关于从属除法器单元20(0)与参考信号G的同步，且对于其它从属除法 器单元20 (1)到20 (7)来说可实施类似操作。随着每一从属除法器单元20 (0)到20 (7)与 参考信号G同步，每一从属除法器单元20(0)到20(7)也彼此同步，因为参考信号G对 于所有从属除法器单元20(0)到20(7)来说为恒定的。图7是根据本发明的某些方面的两个从属除法器单元20(0)和20(1)的瞬态响应 (transient response)模拟曲线图。曲线图700(0)和曲线图700(1)分别展示两个从属除法 器单元20(0)和20(1)的瞬态响应。当然，本发明不限于任何特定数目的从属除法器单 元，而仅仅作为一实例来展示两个从属除法器单元。在第一从属除法器单元20(0)处提供通电脉冲710(0)，且在第二从属除法器单 元20(1)处提供通电脉冲710(1)。在时间^处，从属除法器单元20(0)将与来自主控除 法器的参考信号同步。应注意，第一预定延迟周期S Tl延伸长达至少为使从属除法器单 元20(0)同步所必需的时间长度。在δΤΙ结束时，针对从属除法器单元20(0)执行延迟 通电720 (0)。在延迟通电720 (0)之后的第二预定时间δ Τ2处，断开通电脉冲710 (0)。 使用通电脉冲710(1)和延迟通电720(1)而类似地执行第二从属除法器单元20(1)的同步。每一延迟通电720(0)和720(1)为高，只要用户需要相应从属除法器单元20 (0) 和20(1)操作。每当用户需要操作相应从属除法器单元20(0)和20(1)时，将重复本文 中所描述的过程。通过使从属除法器单元与来自主控除法器单元的参考信号同步，可对任何数目 的从属除法器单元通电且使其彼此同相。另外，作为参考而使用可在同步后即刻断电的 低功率主控除法器，需要极少功率消耗来使从属除法器单元同步。所属领域的一般技术人员应理解，可使用各种不同技艺和技术中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒 子，或其任何组合来表示可遍及上文描述而参考的数据、指令、命令信息信号、位、符 号和码片。一般技术人员应进一步理解，结合本文揭示的实施例描述的各种说明性逻辑模 块、电路和算法可实施为电子硬件、计算机软件，或两者的组合。为了清楚地说明硬件 与软件的这种可交换性，上文已大体上依照其功能性而描述了各种说明性组件、块、模 块、电路和步骤。此功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设 计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类 实施决策不应解释为导致与本发明范围的偏离。结合本文所揭示的实施例而描述的各种说明性逻辑块、模块和电路可用经设 计以执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路 (ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离 散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案 中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计 算装置的组合，例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一 个以上微处理器，或任何其它此类配置。在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实 施所描述的功能。如果以软件实施，那么所述功能可作为一个或一个以上指令或代码而 存储于计算机可读媒体上或经由计算机可读媒体而发射。计算机可读媒体包括计算机存 储媒体和通信媒体两者，通信媒体包括促进将计算机程序从一处传递到另一处的任何媒 体。存储媒体可为可由计算机存取的任何可用媒体。借助实例且非限制，此类计算机 可读媒体可包含RAM、ROM、EEPROM> CD-ROM或其它光盘存储装置、磁盘存储装 置或其它磁性存储装置，或者可用于携载或存储呈指令或数据结构的形式的所要程序代 码且可由计算机存取的任何其它媒体。并且，任何连接适当地被称作计算机可读媒体。 举例来说，如果软件使用同轴电缆、光纤电缆、双扭线、数字订户线(DSL)或例如红外 线、无线电和微波等无线技术从网站、服务器或其它远程源发射，那么同轴电缆、光纤 电缆、双扭线、DSL或例如红外线、无线电和微波等无线技术包括于媒体的定义内。如 本文所使用的磁盘(Disk)与光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字 多功能光盘(DVD)、软性磁盘和蓝射线光盘，其中磁盘通常利用磁再生数据，而光盘利 用光(用激光)再生数据。上述内容的组合也应包括于计算机可读媒体的范围内。提供所揭示的方面的先前描述以使所属领域的任何技术人员能够制作或使用本 发明。对于所属领域的技术人员来说，对这些方面的各种修改将为容易显而易见的，且 可将本文中所界定的一般原理应用于其它方面而不脱离本发明。因此，本发明不希望限 于本文中所展示的方面，而是应被赋予与本文中所揭示的原理和新颖特征一致的最广范 围。
权利要求
1.一种用于使一个或一个以上除法器单元的相位同步的方法，其包含 对主控除法器单元通电以提供参考信号；以及使从属除法器单元的相位与来自所述主控除法器单元的所述参考信号同步。
2.根据权利要求1所述的方法，其中所述同步包含 在所述从属除法器单元处提供通电脉冲；使用数字控制振荡器而使所述从属除法器单元的所述相位与所述参考信号同步； 以及在所述通电脉冲的上升沿后的第一预定延迟周期之后对所述从属除法器单元通电。
3.根据权利要求1所述的方法，其中存在多个从属除法器单元，且针对所述多个从属 除法器单元中的另外一者或一者以上而执行所述同步。
4.根据权利要求2所述的方法，其中在所述通电脉冲的所述上升沿后的所述第一预定 延迟周期是将所述从属除法器单元的所有除法器组件加电且使所述从属除法器单元与所 述参考信号同步所需的时间周期。
5.根据权利要求2所述的方法，其进一步包含在所述第一预定延迟周期后的第二预定 延迟周期之后切断所述通电脉冲以确保所述从属除法器单元被通电且与所述参考信号同步。
6.根据权利要求2所述的方法，其中存在多个从属除法器单元，且针对所述多个从属 除法器单元中的另外一者或一者以上而执行所述提供通电脉冲、使所述相位同步和对所 述从属除法器通电。
7.根据权利要求1所述的方法，其进一步包含在所述同步之后将所述主控除法器单元 调谐到低功率状态。
8.根据权利要求3所述的方法，其中所述多个从属除法器单元中的一者为所述主控除 法器单元。
9.根据权利要求1所述的方法，其中所述从属除法器单元为除以2的除法器单元。
10.根据权利要求1所述的方法，其中所述从属除法器单元为除以η的除法器单元， 其中η为大于2的整数。
11.一种用于使一个或一个以上除法器单元的相位同步的设备，其包含 主控除法器单元，其提供参考信号；以及从属除法器单元，其使其相位与来自所述主控除法器单元的所述参考信号同步。
12.根据权利要求11所述的设备，其进一步包含 电源，其在所述从属除法器单元处提供通电脉冲；数字控制振荡器，其使所述除法器单元的所述相位与所述参考信号同步；以及 电源，其在所述通电脉冲的上升沿后的第一预定延迟周期之后对所述除法器单元通电。
13.根据权利要求11所述的设备，其中存在多个从属除法器单元，且所述多个从属除 法器单元中的另外一者或一者以上使其相位与来自所述主控除法器单元的所述参考信号 同步。
14.根据权利要求12所述的设备，其中在所述通电脉冲的所述上升沿后的所述第一预 定延迟周期是将所述从属除法器单元的所有除法器组件加电且使所述从属除法器单元与所述参考信号同步所需的时间周期。
15.根据权利要求12所述的设备，其中所述通电脉冲在所述第一预定延迟周期后的第 二预定延迟周期之后被切断以确保所述从属除法器单元被通电且与所述参考信号同步。
16.根据权利要求12所述的设备，其中存在多个从属除法器单元，且所述多个从属除 法器单元中的另外一者或一者以上使其相位与来自所述主控除法器单元的所述参考信号 同步。
17.根据权利要求11所述的设备，其进一步包含电源，所述电源在所述同步之后将所 述主控除法器单元调谐到低功率状态。
18.根据权利要求13所述的设备，其中所述多个从属除法器单元中的一者为所述主控 除法器单元。
19.根据权利要求11所述的设备，其中所述从属除法器单元为除以2的除法器单元。
20.根据权利要求11所述的设备，其中所述从属除法器单元为除以η的除法器单元， 其中η为大于2的整数。
21.一种用于使一个或一个以上除法器单元的相位同步的设备，其包含用于对主控除法器单元通电以提供参考信号的装置；以及用于使从属除法器单元的相位与来自所述主控除法器单元的所述参考信号同步的装置。
22.根据权利要求21所述的设备，其中所述用于同步的装置包含用于在所述从属除法器单元处提供通电脉冲的装置；用于使用数字控制振荡器而使所述从属除法器单元的所述相位与所述参考信号同步 的装置；以及用于在所述通电脉冲的上升沿后的第一预定延迟周期之后对所述从属除法器单元通 电的装置。
23.根据权利要求21所述的设备，其中存在多个从属除法器单元，且所述用于同步的 装置针对所述多个从属除法器单元中的另外一者或一者以上而实施。
24.根据权利要求22所述的设备，其中在所述通电脉冲的所述上升沿后的所述第一预 定延迟周期是将所述从属除法器单元的所有除法器组件加电且使所述从属除法器单元与 所述参考信号同步所需的时间周期。
25.根据权利要求22所述的设备，其进一步包含用于在所述第一预定延迟周期后的第 二预定延迟周期之后切断所述通电脉冲以确保所述从属除法器单元被通电且与所述参考 信号同步的装置。
26.根据权利要求22所述的设备，其中存在多个从属除法器单元，且所述用于提供通 电脉冲的装置、用于使所述相位同步的装置和用于对所述从属除法器通电的装置针对所 述多个从属除法器单元中的另外一者或一者以上而实施。
27.根据权利要求21所述的设备，其进一步包含用于在所述同步之后将所述主控除法 器单元调谐到低功率状态的装置。
28.根据权利要求23所述的设备，其中所述多个从属除法器单元中的一者为所述主控 除法器单元。
29.根据权利要求21所述的设备，其中所述从属除法器单元为除以2的除法器单元。
30.根据权利要求21所述的设备，其中所述从属除法器单元为除以η的除法器单元， 其中η为大于2的整数。
31.一种计算机可读媒体，其在其上存储指令以用于执行使一个或一个以上除法器单 元的相位同步的方法，所述方法包含对主控除法器单元通电以提供参考信号；以及使从属除法器单元的相位与来自所述主控除法器单元的所述参考信号同步。
32.根据权利要求31所述的计算机可读媒体，其中所述同步包含在所述从属除法器单元处提供通电脉冲；使用数字控制振荡器而使所述从属除法器单元的所述相位与所述参考信号同步；以及在所述通电脉冲的上升沿后的第一预定延迟周期之后对所述从属除法器单元通电。
33.根据权利要求31所述的计算机可读媒体，其中存在多个从属除法器单元，且所述 同步针对所述多个从属除法器单元中的另外一者或一者以上而执行。
34.根据权利要求32所述的计算机可读媒体，其中在所述通电脉冲的所述上升沿后的 所述第一预定延迟周期是将所述从属除法器单元的所有除法器组件加电且使所述从属除 法器单元与所述参考信号同步所需的时间周期。
35.根据权利要求32所述的计算机可读媒体，其进一步包含在所述第一预定延迟周期 后的第二预定延迟周期之后切断所述通电脉冲以确保所述从属除法器单元被通电且与所 述参考信号同步。
36.根据权利要求32所述的计算机可读媒体，其中存在多个从属除法器单元，且所述 提供通电脉冲、使所述相位同步和对所述从属除法器通电针对所述多个从属除法器单元 中的另外一者或一者以上而执行。
37.根据权利要求31所述的计算机可读媒体，其进一步包含在所述同步之后将所述主 控除法器单元调谐到低功率状态。
38.根据权利要求33所述的计算机可读媒体，其中所述多个从属除法器单元中的一者 为所述主控除法器单元。
39.根据权利要求31所述的计算机可读媒体，其中所述从属除法器单元为除以2的除 法器单元。
40.根据权利要求31所述的计算机可读媒体，其中所述从属除法器单元为除以η的除 法器单元，其中η为大于2的整数。
全文摘要
一种用于使一个或一个以上除法器单元的相位同步的方法和设备包含对主控除法器单元通电以提供参考信号。从属除法器单元的相位通过以下步骤而与来自所述主控除法器单元的所述参考信号同步在所述从属除法器单元处提供通电脉冲；使用数字控制振荡器而使所述从属除法器单元的所述相位与所述参考信号同步；以及在所述通电脉冲的上升沿后的第一预定延迟周期之后对所述从属除法器单元通电。通过使从属除法器单元与来自所述主控除法器单元的所述参考信号同步，可对任何数目的从属除法器单元通电且使其彼此同相。
文档编号G06F1/32GK102016750SQ200980115010
公开日2011年4月13日 申请日期2009年4月29日 优先权日2008年4月29日
发明者孙博, 桑卡兰·阿尼鲁达安, 西里拉姆戈帕尔·斯里达拉 申请人:高通股份有限公司