用于时钟同步的机制的制作方法

专利名称：用于时钟同步的机制的制作方法
技术领域：
本公开总体上涉及定时控制的领域，并且更具体地，涉及用于在连接到计算机网 络上的计算机设备之间同步时钟信号的系统和方法。
背景技术：
对于链接到网络上的设备，精确的时间同步是很难实现的。利用像2009年2月 26 日发布的、名为"Timing and Synchronization for Time-Sensitive Application in Bridged Local Area Networks”的IEEE 802. 1AS/D5. 0标准的机制，这样的系统的标准网 络元件可以维持精确的时间同步。但是，在不同网络和其它互连技术之间的同步仅可以通 过软件机制来完成。因为在大多数CPU架构上并不支持对软件操作进行精确的时间控制， 并且因为快速夕卜围组件互连(Peripheral Component Interconnect Express, PCIe)上的 软件通信使用经受排队延迟和其它不确定性(至少从软件的角度来看)延迟的事务层分组 (Transaction Layer Packet，TLP)，所以无法控制组件通信的时延。这大大降低了精确性， 使得一些应用到了无法再被维持在可接受的质量等级(例如，多信道音频)的程度，并且显 然需要专用系统软件的支持，而这便不如硬件方案可取。需要一种硬件机制，其允许通过PCIe或PCIe衍生的架构(例如，DMI (直接媒体 接口))连接的设备被及时进行同步。


图1是说明了根据本公开的各种方面的能够使用PCIe分组的系统的示意性框图。图2示意性地说明了根据本公开的一方面的示例性实施例。图3是说明了根据本公开的各种方面的PCIe分组的结构的示意性框图。图4说明了根据本公开的各种方面的用于第一代和第二代编码(利用8b/10b编 码，2. 5GT/s和5GT/s)的经修改的帧同步机制。图5说明了根据本公开的各种方面的用于第三代编码(利用128b/130b编码， 8GT/s)的经修改的帧同步机制。图6说明了根据本公开的各种方面的用于交换消息的协议，该协议使得能够将通 信延迟分解为因子。图7是根据本公开的各种方面的使用PCIe增强功能结构来实现的软件配置机制。
具体实施例方式在以下描述中，相同的组件给出相同的附图标记，而不考虑它们是否出现在不同 实施例中。为了以清楚并简洁的方式说明本公开的实施例，附图可以不必按照比例绘出，并 且一些特征可以以某种示意图的形式来示出。参照一个实施例描述和/或说明的特征可以 以相同或类似的方式用在一个或多个其它实施例中，和/或与其它实施例的特征进行组合 或者取代其它实施例的特征。
4
根据本公开的各种实施例，公开了一种方法，其包括在第一时间，从主设备将第 一消息发送到目标设备，以在布置于网络上的主设备和目标设备之间同步时间，其中，所述 目标设备通过PCIe互连与所述主设备进行通信，所述第一消息包括消息指示器；以及，在 一随后的时间，从所述目标设备接收应答消息到所述主设备，所述应答消息包括所述消息 指不器。根据本公开的各种实施例，公开了一种计算机程序产品，其包括其中包含有计算 机可读程序代码的计算机可用介质，所述计算机可读程序代码适合被执行以实现以下方 法，包括在主设备处将报头附加到事务层协议布局分组上，以在布置于网络上的主设备 和目标设备之间同步时间，其中，所述报头用于将所述分组标识为时间同步分组；以及，将 具有附加的报头的所述分组从主设备发送到目标设备，以在主设备和目标设备之间同步时 间。根据本公开的各种实施例，公开了一种系统，其包括控制器，其被配置以在主设 备处将经修改的帧同步(framing)应用到事务层协议布局分组的报头，其中，所述报头用 于将所述分组标识为时间同步分组；发射机，其被配置以将具有经修改的帧同步的所述分 组从主设备发送到目标设备，以在主设备和目标设备之间同步时间；以及，接收机，其被配 置以接收所发送的分组。在参照附图考虑以下描述和所附权利要求的情况下，这些和其它的特征和特性、 以及操作方法、结构的有关元件的功能、组件的组合以及制造上的节约措施将变得显而易 见，其中，所有这些图将形成说明书的一部分，其中，相同的附图标记指定了在各种图中对 应的部分。但是，应当清楚地理解，附图仅是为了说明和描述的目的，而并不旨在作为对权 利要求的限定进行定义。如在说明书和权利要求中使用的，除非上下文清楚地指示，否则单 数形式的“一”、“一个”以及“所述”包括复数个指代对象。现在转到本公开的各种方面，大多数现代计算设备使用输入/输出(I/O)适配器 和总线，其使用最初由英特尔在二十世纪九十年代创建的外围组件互连标准的某种版本或 实现。外围组件互连(PCI)标准规定了用于将外围设备附接到计算机主板的计算机总线。 PCI Express或PCIe是PCI计算机总线的一种实现，其使用现有的PCI编程概念，但是将计 算机总线基于一种完全不同的、且快得多的串行物理层通信协议。物理层并不是由可以在 多个设备之间共享的一条双向总线构成，而是由多条单个的单向链路(其连接恰好两个设 备)所构成。尽管为了说明性目的，本文讨论的部分涉及PCIe通信或设备，但是本发明的实施 例可以用于其它类型的通信或设备，例如通过高速串行互连来传输分组化数据的通信或设 备、使用基于流控制的链路管理的通信或设备、使用基于信用的流控制的通信或设备、使用 全串行接口的通信或设备、使用利用属性化分组实现的拆分事务协议的通信或设备、为了 改善的或优化的分组传输而对分组划分优先级的通信或设备、使用具有一个或多个通道 (例如，点对点连接)的可扩展链路的通信或设备、使用高速串行互连的通信或设备、使用 不同业务类型的差异的通信或设备、使用高可靠数据传输机制(例如，使用序列号和/或 端到端循环冗余校验(ECRC))的通信或设备、使用链路层以实现传输数据的完整性的通 信或设备、使用两个低电压差分驱动信号对(例如，发送对和接收对)的物理层的通信或 设备、使用包括对通道宽度和工作频率进行协商的链路初始化的通信或设备、仅当知道在接收方处接收缓冲器可用于接收分组时才允许发送数据分组的通信或设备、使用请求分 组和/或响应分组的通信或设备、使用消息空间和/或消息信号中断(Message Signaled Interrupt, MSI)和/或带内消息的通信或设备、使用软件层配置空间的通信或设备、使用 最大有效载荷大小(MPS)参数的通信或设备等。图1示意性地说明了根据本发明的一些说明性实施例的、能够使用具有经修改的 帧同步机制的PCIe分组的系统100的框图。系统100可以是或者可以包括例如计算设备、 计算机、个人计算机(PC)、服务器计算机、客户端/服务器系统、移动计算机、便携式计算 机、膝上型计算机、笔记本计算机、平板计算机、多个互连设备的网络等。系统100可以包括例如处理器111、输入单元112、输出单元113、存储器单元114、 存储装置单元115、通信单元116和图形卡117。系统100可以可选地包括其它合适的硬件 组件和/或软件组件。处理器111可以包括例如中央处理单元(CPU)、数字信号处理器(DSP)、微处理器、 主机处理器、控制器、多个处理器或控制器、芯片、微芯片、一个或多个电路、电路系统、逻辑 单元、集成电路(IC)、专用集成IC(ASIC)或者任何其它合适的多用途或专用处理器或控制 器。处理器111可以执行指令，例如系统100的操作系统(OS) 171的指令或者一个或多个 软件应用程序172的指令。输入单元112可以包括例如键盘、小键盘、鼠标、触摸板、指示笔、麦克风或其它合 适的指点设备或输入设备。输出单元113可以包括例如阴极射线管(CRT)监视器或显示单 元、液晶显示器(LCD)监视器或显示单元、屏幕、监视器、扬声器或其它合适的显示单元或 输出设备。图形卡117可以包括例如图形或视频处理器、适配器、控制器或加速器。存储器单元114可以包括例如随机存取存储器(RAM)、只读存储器(ROM)、动态 RAM(DRAM)、同步DRAM(SD-RAM)、闪速存储器、易失性存储器、非易失性存储器、高速缓存、缓 冲器、短期存储器单元、长期存储器单元或其它合适的存储器单元或存储装置单元。存储装 置单元115可以包括例如硬盘驱动器、软盘驱动器、光盘(⑶)驱动器、⑶-ROM驱动器、数字 通用盘(DVD)驱动器或其它合适的可移动或不可移动存储装置单元。存储器单元114和/ 或存储装置单元115可以例如存储由系统100处理的数据。通信单元116可以包括例如有线或无线网络接口卡(NIC)、有线或无线调制解调 器、有线或无线接收机和/或发射机、有线或无线发射机_接收机和/或收发机、射频(RF) 通信单元或收发机、或能够发送和/或接收信号、块、帧、传输流、分组、消息和/或数据的其 它单元。通信单元116可以可选地包括或者可以可选地关联于例如一个或多个天线(例如， 偶极天线、单极天线、全向天线、终端馈电天线、圆极化天线、微带天线、分集天线等)。在一些实施例中，系统100的各组件可以被包含在例如公共的外壳、封装等中，并 且可以使用一个或多个有线或无线链路来互连或在操作上相关联。在其它实施例中，例如， 系统100的各组件可以被分布在多个或分离的设备中，可以使用客户端/服务器结构或系 统来实现，可以使用远程访问方法来进行通信等等。系统100还可以包括PCIe主桥(host bridge) 120，其能够在系统100的多个组 件间(例如，在多个PCIe设备或PCIe端点间)进行连接。PCIe主桥120可以包括存储器 桥121或其它存储器控制器，其中，存储器单元114和/或图形卡117可以连接到所述存储 器桥121或其它存储器控制器。PCIe主桥120还可以包括输入/输出(I/O)桥122，其中，
6输入单元112、输出单元113、存储装置单元115、通信单元116和一个或多个通用串行总线 (USB)设备118可以连接到所述输入/输出(I/O)桥122。系统100还可以包括PCIe交换机125，其能够在多个PCIe设备或PCIe端点间进 行互连。在一些实施例中，PCIe交换机125可以被实现为分离或独立的单元或组件；在其 它实施例中，PCIe交换机125可以被集成在PCIe主桥120或其它合适的组件中、与PCIe主 桥120或其它合适的组件嵌入在一起、或者使用PCIe主桥120或其它合适的组件来实现。为了说明性目的示出了图1的拓扑或架构，并且可以结合其它合适的拓扑或架构 来使用本发明的实施例。例如，在一些实施例中，存储器桥121被实现为存储器控制器，并 且被包括或嵌入在PCIe主桥120中。在一些实施例中，使用“北桥”或“南桥”，并且其可选 地包括PCIe主桥120和/或类似的PCIe主控组件。在一些实施例中，使用单个或公用集 成电路(IC)或者使用多个IC来实现存储器桥121和PCIe主桥120 (以及可选地，处理器 111)。可以使用其它合适的拓扑或架构。PCIe主桥120和/或PCIe交换机125可以在多个PCIe设备或端点(例如，端点 141-145)间进行互连。一些PCIe设备或端点(例如，PCIe端点141和142)通过PCIe主 桥120直接地连接；而其它PCIe端点(例如，PCIe端点143-145)使用PCIe交换机125间 接地连接。一些实施例允许或支持仅在通过PCIe主桥120直接连接的各PCIe设备或端点 间(即，仅在端点141和142之间)使用具有经修改的帧同步机制的PCIe分组进行通信； 而不允许或禁止在间接连接、或者没有通过PCIe主桥120直接连接、或者通过PCIe交换机 125间接连接的PCIe设备或端点间(即，在端点143-145间、或在端点141和端点143-145 之间、或在端点142和端点143-145之间)使用具有经修改的帧同步机制的PCIe分组进行
通{曰。PCIe主桥120和/或PCIe交换机125可以在多个PCIe端点或PCIe设备(例如， 端点141-145)间进行互连。出于说明性的目的，PCIe端点141可以经由端口 151、152向存 储器桥121发送数据；因此，端点141在本文中被称为“发送端点”或“发送设备”，而存储器 桥121在本文中被称为“接收端点”或“接收设备”。其它组件可以用作发送设备和/或接 收设备。例如，处理器111可以是发送设备，并且存储器单元114可以是接收设备；USB设 备118可以是发送设备，并且存储装置单元115可以是接收设备；存储器桥121可以用作接 收设备(例如，相对于第一端点或组件)和/或可以用作发送设备(例如，相对于第二端点 或组件)；等等。在一些实施例中，接收设备可以发送反向数据或控制数据到发送设备，或 者反之亦然；例如，在发送设备和接收设备之间的通信可以是单向或双向的。图2示意性地说明了根据本公开的一方面的示例性实施例。本公开可以适用于很 广范围的应用，从在200概括示出的音频视频系统中对多个音频信道进行同步，到工厂机 器和测试仪表中的工业应用。包括多个组件(例如，CPU、芯片组、高清晰度音频(例如，英 特尔的Azal ia)、吉比特有线以太网)的笔记本计算机205连接到前置扬声器210和低音扬 声器215。笔记本计算机205经由互连225 (例如，PCIe, DMI)连接到无线接入点220 (例 如，WiFi、无线以太网)。后置扬声器230经由无线接入点220与笔记本计算机205进行通 信。显而易见的是，该网络可以被替换为其它联网或互连技术/机制，例如USB(通用串行 总线)、蓝牙、其它PAN(个域网)、HD (高清晰度)音频等。在像图2的系统中，需要精确的时间同步( 微秒级的精度)，从而为收听者保持
7在由前置扬声器210和后置扬声器230产生的声音之间的正确的相位关系。在传统系统 中，这是不可能完成的，因为不存在精确的机制来控制前置扬声器210和后置扬声器230的 “呈现时间(presentation time)”。因为通过WiFi连接的时延相对很长，需要缓冲并且延 迟向前置扬声器210呈现的信号。但是，因为WiFi时延并不是被精确地控制的，所以在没 有精确同步的本地时钟的情况下，传统上能采用的最佳方法是估计期望的时延并且相应地 延迟前置扬声器信号。利用精确同步的本地时钟，音频数据可以指定扬声器遵守的“呈现时 间”，从而允许数据本身被缓冲，同时仅需要松散的约束以防止缓冲不足/超出的情况。图3示意性地说明了根据本公开的各种方面的PCIe分组310的结构，其包括一种 结合经修改的帧同步机制来使用的、用于交换时间采样信息的消息传递机制。尽管本文讨 论的部分涉及例如使用64比特编址的PCIe TLP结构，但是本公开的实施例并不限于此，而 是可以结合其它PCIe TLP结构(例如，使用32比特编址的结构或其它合适的结构或大小) 来使用。分组310是一个四双字(Double Word)结构，并且包括报头部分320、数据部分330 和摘要部分(没有示出)。本文使用的术语“双字”或“DWord”或“DW”可以包括例如具有 四字节大小的数据单元。第一行311指示了字节偏移(例如，+0、+1、+2和+3)；第二行312 指示了比特数量(例如，8比特，编号从0到7)。报头320包括占据了 8个字节的控制信息 的字段(包括例如格式字段、类型字段、长度字段、ID字段、标记字段等)，如在行313和314 中所示的。行315是保留的64比特地址。行313-315对应于分组310的报头部分320。TLP 310的数据部分330用于(在可用时)携带有效载荷数据。一些TLP可以包 括数据有效载荷部分330，而其它TLP可能不包括数据有效载荷部分330。数据部分330可 以包括报头330的一个或多个指定的比特或标志或字段，例如M比特或标志332和/或保 留字段333，可以用于指示该消息是由给定链路上的时间主设备(Time Master)还是由时 间目标设备(Time Target)发送的。TNumber字段334可以用于指示该测量的序列号，该序 列号由接收机用来使各时间戳相互关联。TimeSampleNS字段335可以用于指示以纳秒为单 位的采样时间值，例如，针对测量TNumber-I (mod256)。TimeDiffNS字段336可以用于指示 以纳秒为单位的时间差值，例如，针对测量TNumber-I (mod 256)。摘要部分(没有示出)包括可以附加到TLP上的可选的TLP摘要。在一些方面， 分组310包括在对应于TLP摘要的空间中存储和/或携带的额外的实体数据或非ECEC数 据。摘要中的额外空间不存储ECRC信息，而是存储其它替代信息，例如专用数据或非ECRC 数据。在一些方面，TLP 310的报头包括一个或多个指示比特或标志或字段，用以指示具 有专用数据或非ECRC数据的TLP摘要的存在。例如，TLP摘要(TD)指示比特399可以指 示摘要的存在。报头320的一个或多个指定比特或标志或字段(例如，保留比特397和/ 或保留字段398)可以用于指示摘要包括专用数据或非ECRC数据、指示摘要不包括ECRC信 息、指示ECRC校验要被忽略、和/或指示应当从对应于TLP摘要的空间中或者从该空间的 预定义部分中读取或收集(例如，通过接收设备)实体数据或非ECRC数据。图4说明了根据本公开的各种方面的用于第一代和第二代编码(利用8b/10b编 码，2. 5GT/s和5GT/s)的经修改的帧同步机制。PCIe分组的结构包括用于交换时间采样信 息的经修改的帧同步消息传递机制。在该图的上方示出了具有未修改的帧同步的TLP，并且在该图的下方示出了具有经修改的帧同步的时间同步TLP(Time Sync TLP)。在图3中示 出了用于时间同步TLP的标有“TLP消息”的区域。Seq[ll:0]和LCRC[31:0]字段是由数 据链路层添加的序列号和链路CRC。不同之处在于使用STS开始符号而不是STP帧同步符号。图5说明了根据本公开的各种方面的用于第三代编码(利用128b/130b编码， 8GT/s)的经修改的帧同步机制。除了图5中示出的是第三代编码而不同于在图4中所示的 第一代和第二代编码之外，图5类似于图4。时间同步传输层协议分组500包括报头501， 其用于将分组500标识为包含时间同步信息的分组。字段502包括Len[100]，其是指整 个分组的长度。例如，该长度可以表现为4字节双字(DW)。字段504包括Seq[ll:0]，其是 TLP的序列号。字段503包括Check[4:0]，其提供了针对Len、Check和Seq字段的数据完 整性。取代图4中所示的帧同步符号STS的是，在开始处的4比特字段501标识出了分组 的类型，以使得在物理层上可以将常规TLP与时间同步消息(Time Sync Message)相区分。 此外，标有“TLP消息”的字段505是图3中所示的分组。注意，图4和图5没有按照比例绘 出ο图6是根据本公开的各种方面的用于交换经修改的消息的协议，该协议使得能够 将通信延迟分解为因子(factored out)。在时间tln，主设备向目标设备发送TimeSync消 息。在时间t2n，目标设备接收该消息。TimeSync消息包括被设置为等于1的M比特或者标 志332、被设置为等于η的Tnumber字段134、被设置为等于Ulri的TimeSampleNS字段135、 以及被设置为等于ttftl^的TimeDiffNS字段136。例如，该TimeSync消息格式将是 TimeSync (M: = 1, TNumber = n, TimeSampleNS: = tIn^, TimeDiffNS: = ( ^^- ^))。主 设备维持TNumber计数器并且将TNumber++置入每个TimeSync消息中。主设备还设置M= 1并且记住tl和t4。作为响应，目标设备在时间t3n发送TimeSync消息，并且主设备在时间 t4n接收该TimeSync消息。由目标设备在时间t3n发送的TimeSync消息包括TimeSync (M: =0,TNumber = n,TimeSampleNS: =〈Undefined〉，TimeDiffNS: =〈Undefined 。目标 设备响应所接收的每个TimeSync消息，记住所接收的TNumber并且进行回送(echo)来作 为响应，并且设置M: =O0时间值反映了成功的TLP传输的实际传输/接收时间。与重发 的TLP相关联的时间值必须被抛弃。在时间tln+1，主设备向目标设备发送TimeSync消息。在时间t2n+1，目标设备接收 该消息。例如，该 TimeSync 消息格式将是 TimeSync (M: = 1，TNumber: = n+1 mod 256， TimeSampleNS: = tln，TimeDiffNS: = (t4n_tln))。作为响应，目标设备在时间 t3n+1 发送 TimeSync消息，并且主设备在时间t4n+1接收该TimeSync消息。由目标设备在时间t3n+1发 送的 TimeSync 消息包括 TimeSync (M: =0, TNumber: = n+1 mod 256, TimeSampleNS:= 〈Undefined〉，TimeDiffNS: =〈Undefined 。在表1中示出了在PCIe 2. 5GT/s和5GT/s工作模式中使用的专用符号，其被称为 K码。如在该表中所示，在PCIe的2. 5GT/s和5GT/s的版本中，使用一种新的K码-K28. 6， 用于Time Sync消息TLP的开始。表 1
9
权利要求
一种方法，包括在第一时间，从主设备将第一消息发送到目标设备，以在布置于网络上的所述主设备和所述目标设备之间同步时间，其中，所述目标设备通过PCIe互连与所述主设备进行通信，所述第一消息包括消息指示器；以及在一随后的时间，从所述目标设备接收应答消息到所述主设备，该应答消息包括所述消息指示器。
2.根据权利要求1所述的方法，包括在第二时间，从所述主设备将第二消息发送到所述目标设备，所述第二消息包括一随 后的消息指示器；以及在一随后的时间，从所述目标设备接收另一应答消息到所述主设备，该应答消息包括 所述消息。
3.根据权利要求1所述的方法，包括基于序列号将时间戳相互关联。
4.根据权利要求1所述的方法，其中，当发送设备是所述主设备时，所述消息指示器被 设置为1，而当发送设备是所述目标设备时，所述消息指示器被设置为0。
5.根据权利要求1所述的方法，其中，以纳秒为单位对采样时间值和时间差值进行测量。
6.根据权利要求1所述的方法，其中，所述第一消息和所述应答消息跟在时间同步标 记符之后。
7.根据权利要求6所述的方法，其中，所述标记符包括比特、一连串比特、标志或K码。
8.根据权利要求1所述的方法，其中，所述主设备被配置以维持时间测量的序列号。
9.根据权利要求1所述的方法，其中，所述主设备被配置以存储所述第一时间和所述 随后的时间。
10.根据权利要求1所述的方法，其中，所述目标设备被配置以对从所述目标设备接收 的每一个消息作出响应。
11.根据权利要求1所述的方法，其中，所述目标设备被配置以存储所接收到的序列号 并且在所述应答消息中回送所接收到的序列号。
12.根据权利要求1所述的方法，其中，所述消息指示器用于指示在所述主设备处发 起的消息、时间测量的序列号、采样时间值和时间差值。
13.根据权利要求1所述的方法，其中，所述应答消息包括所述消息指示器，所述消息 指示器用于指示在所述目标设备处发起的消息、序列号、用于指示未定义时间值的采样时 间值、以及用于指示未定义时间差值的时间差值。
14.根据权利要求2所述的方法，其中，所述随后的消息指示器用于指示在所述主设 备处发起的消息、第二时间测量的另一序列号、第二采样时间值以及时间差值。
15.根据权利要求2所述的方法，其中，所述另一应答消息指示器用于指示在所述目 标设备处发起的消息、另一序列号、用于指示未定义时间值的采样时间值、以及用于指示未 定义时间差值的时间差值。
16.一种计算机程序产品，包括计算机可用介质，其中包含有计算机可读程序代码，所述计算机可读程序代码用于被 执行以实现包括以下步骤的方法在主设备处将报头附加到事务层协议布局分组上，以在布置于网络上的所述主设备和 目标设备之间同步时间，其中，所述报头用于将所述分组标识为时间同步分组；以及将具有附加的报头的所述分组从主设备发送到目标设备，以在所述主设备和所述目标 设备之间同步时间。
17.根据权利要求16所述的计算机程序产品，其中，所述附加的报头包括时间同步标记符。
18.根据权利要求18所述的计算机程序产品，其中，所述时间同步标记符包括比特、一 连串比特、标志或K码。
19.一种系统，包括控制器，其被配置以在主设备处将经修改的帧同步应用到事务层协议布局分组的报 头，其中，所述报头用于将所述分组标识为时间同步分组；发射机，其被配置以将具有所述经修改的帧同步的所述分组从所述主设备发送到目标 设备，以在所述主设备和所述目标设备之间同步时间；以及 接收机，其被配置以接收所发送的分组。
20.根据权利要求19所述的装置，其中，所述报头包括时间同步标记符。
全文摘要
一种用于在布置于网络上的主设备和目标设备之间同步时间的方法和装置，其中，所述目标设备通过PCIe互连与所述主设备进行通信，包括在第一时间将第一消息从所述主设备发送到所述目标设备，所述第一消息包括消息指示器；以及，在一随后的时间从所述目标设备接收应答消息到所述主设备，所述应答消息包括所述消息指示器。
文档编号G06F1/12GK101937253SQ20101022077
公开日2011年1月5日 申请日期2010年6月29日 优先权日2009年6月30日
发明者D·J·哈里曼, K·斯坦顿 申请人:英特尔公司