14bit位宽图像压缩硬件编码器的制作方法

专利名称：14bit位宽图像压缩硬件编码器的制作方法
技术领域：
本发明涉及一种14bit高位宽图像压缩硬件编码器，是一种基于小波变换图像压 缩技术及面向VLSI硬件实现的14bit高位宽图像压缩硬件编码器，用于实现8 14bit高 位宽视频图像序列的实时连续压缩。
背景技术：
图像信息具有信息量大，数据量大的特点。据分析，在人类接收到的信息当中， 20%是通过声音接收的，而通过眼睛接收到的信息超过了 80%。自古就有“百闻不如一见” 的说法，形象地说明了图像信息交流的重要性和迫切性。然而，数字图像数据随着尺寸的增 大，数据量以几何速度增长。如果不能解决巨大的数据量和有限的记录空间和传输带宽之 间的矛盾，那么像如今这样普及的数字图像应用是很困难的。因此，数字图像压缩技术在最近几十年一直是一个研究热点，出现了许多优秀的 算法，其中许多算法还成为商业标准。图像压缩存储/传输系统的核心部分就是图像压缩 编码器，它关系着图像质量和整个系统的性能。衡量图像压缩编码器的性能主要有两项指 标图像压缩性能和压缩速度，图像压缩性能越高，表明压缩算法越高效，在相同压缩比下 能达到更高的图像质量，而压缩速度表示编码器每秒能压缩多少图像。由于目前的图像压 缩算法普遍具有较高的计算复杂度，而采用常用的通用处理器或可编程DSP难以实现实时 的图像压缩编码。所以，采用硬件如FPGA或ASIC来加速图像压缩以实现实时图像压缩，现 在市面上的专用图像压缩芯片支持的图像最高位宽仅为12bit/pixel，能够满足普通摄像 机图像压缩应用的需求。然而，对于在许多领域都有重要应用的高位宽相机(比如14bit/ pixel和14bit/pixel的红外相机)来说，就迫切需要一种兼容高位宽图像压缩的图像编码 解决方案。

发明内容
本发明要解决的技术问题传统通用处理器和可编程DSP难以实现高速图像实时 压缩，另外市面上的商业ASIC图像压缩芯片支持的最高图像位宽仅为12bit/pixel。本发 明目的是提供一种14bit位宽图像压缩硬件编码器，作为IP核实现于FPGA或ASIC中时， 可以为高速高位宽相机图像(最高14bit/pixel)提供高性能的图像压缩解决方案。为达成所述目的，本发明提供的14bit位宽图像压缩硬件编码器包括A、B、C和 D数据通路选通器，图像缓存器、图像缓存组、小波变换组和数据编码组，所述图像缓存组包 括A、B、C和D数据缓存；图像缓存组、小波变换组和数据编码组是并行工作；根据整幅图像压缩算法在计算时需要缓存整幅图像的所有中间数据，设计逐帧图 像压缩结构，采用双乒乓的思路将图像压缩算法合理分开、并结合片外图像缓存组的A、B、C 和D数据缓存，实现连续帧的整幅图像一次压缩，其中图像缓存组、小波变换组和数据编码组之间以A、B、C和D数据缓存进行乒乓操作 来交换数据；
A、B、C和D数据通路选通器的输入输出端分别连接A、B、C和D数据缓存的输入输 出端，将A、B、C和D数据缓存做小波变换组、图像缓存器和数据编码组的数据交换共享存储 器，由A、B、C和D数据通路选通器管理分别A、B、C和D数据缓存，同一时刻仅有图像缓存 器、小波变换组和数据编码组其中的一个访问每个数据缓存；A数据通路选通器连接图像缓存器和小波变换器组，奇数帧时，图像缓存器访问数 据缓存A ；偶数帧时，小波变换器组访问数据缓存A ；B数据通路选通器连接图像缓存器和小波变换器组，偶数帧时，图像缓存器访问数 据缓存B ；奇数帧时，小波变换器组访问数据缓存B ；C数据通路选通器连接小波变换器组和数据编码组，奇数帧时，小波变换器组访问 数据缓存C ；偶数帧时，数据编码组访问数据缓存C ；D数据通路选通器连接小波变换器组和数据编码组，偶数帧时，小波变换器组访问 数据缓存D ；奇数帧时，数据编码组访问数据缓存D。所述小波变换组包括第一级小波驱动器、第二级小波驱动器、第三级小波驱动 器、二维预测器、二维小波变换引擎、数据转移器，其中的第一级小波驱动器、第二级小波驱 动器、第三级小波驱动器读取图像数据并共享二维小波变换引擎，对读取图像数据进行三 级小波变换得到图像的三级小波变换系数，二维预测器对三级小波变换后的LL3子带进行 二维的预测；数据转移器在各级小波变换变换时进行子带数据的转移。所述的第一级小波驱动器、第二级小波驱动器、第三级小波驱动器用以连续复用 二维小波变换引擎，用于实现图像的三级小波变换，图像三级小波变换后产生10个子带的 系数。所述的二维小波变换引擎是用于实现图像二维5/3小波变换的二维小波变换引 擎，可以兼容有损及无损压缩。所述数据编码组包括优化量化器、自适应零游程编码器和指数哥伦布编码器顺序 串联连接，数据由优化量化器量化后送给自适应零游程编码器，自适应零游程编码器的输 出送给指数哥伦布编码器，级联完成数据编码。所述的优化量化器对十个子带分别进行死区量化，十个子带的量化阶矢量为 Δ X [1112224448]。所述的自适应零游程编码器具有两个工作模式普通模式及游程模式，其模式间 转换连续零个数阈值为2。所述的指数哥伦布编码器采用位并行编码结构，指数哥伦布编码参数k为0。本发明提供的14bit位宽图像压缩硬件编码器还包括全局状态机控制器输出的 控制信号连接到图像缓存组、小波变换组和数据编码组，用以控制图像缓存组、小波变换组 和数据编码组的工作起始及协调，用以控制图像缓存与图像缓存组、小波变换组和数据编 码组之间的数据通路选通器。本发明与现有技术相比有如下优点本发明设计了一种逐帧图像压缩结构，采用 双乒乓的思路将图像压缩算法合理分开、并结合片外4个数据缓存，可以高效地实现连续 帧的整幅图像一次压缩。解决了整幅图像压缩算法在计算时需要缓存整幅图像的所有中间 数据，导致需求外部缓存较多，且难以进行连续逐帧图像的压缩的问题。本发明14bit位宽图像压缩硬件编码器用于实现高位宽相机应用中的图像压缩，可以降低存储容量及传输带宽的需求。图像压缩编码器是图像压缩记录传输系统，它关系 着图像质量和整个系统的性能。衡量图像压缩编码器的性能主要有两项指标图像压缩性 能和压缩速度，图像压缩性能越高，表明压缩算法越高效，在相同压缩比下能达到更高的图 像质量，而压缩速度表示编码器每秒能压缩多少图像。本发明具有较高的压缩性能，与目前最新的图像压缩标准JPEG2000和最流行的 JPEG标准进行对比结果是(图12)，高于JPEG，接近JPEG2000，可以保证10倍 30倍的较 高压缩比时，保证较高图像质量。由于本发明采用了低复杂度的编码方法，使得本发明与传 统小波图像压缩算法以及JPEG2000和其实现方式相比，在同等压缩性能的条件下，大大降 低了算法复杂度，因此，也使得硬件资源的开销很小，仅占用1755个Slices的FPGA资源， 约为FPGA实现JPEG2000标准的1/6。另外，本发明设计时创新性地将这些模块组合为三个 工作组图像缓存组、小波变换组和数据编码组。这三个工作组完全并行工作，使得该结构 基于FPGA或AISC实现时可以获得最高158百万像素每秒压缩速度，远远高于传统通用处 理器CPU或可编程DSP的图像压缩速度。而且本发明在作为硬件IP核嵌入到各种平台中 时，该结构具有接口简单标准，占用资源较少的特点，方便实用。


图1为本发明在记录系统中的使用示意图；图2为本发明在涉及的图像压缩算法流程示意图；图3为本发明与JPEG、JPEG2000的图像质量对比；图4为本发明实现一维小波变换的小波提升结构示意图；图5为本发明实现二维小波变换的小波提升结构示意图；图6为本发明中实现自适应零游程编码的硬件结构示意图；图7为本发明中实现k = 0的指数哥伦布编码硬件示意图；图8为本发明涉及的14bit位宽图像压缩硬件编码器的结构框图；图9a和图9b为本发明中编码器工作模式说明图；图10为本发明压缩8bitX672X576的图像压缩效果(0. 44bit/pixel)；图11为本发明实现的图像压缩效果和JPEG及JPEG2000的图像质量对比，压缩率 为 0.727bit/pixel ；图12为本发明压缩IKX IK Bayer格式彩色压缩图像(0. 25bit/pixel)；图13为本发明压缩使用12bit图像扩充的模拟14bit图像压缩(伪彩色显示)， 压缩率为 0. 589bit/pixel。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。如图1示出14bit高位宽图像压缩硬件编码器，作为一个可嵌入的高速图像压 缩IP核，使用时接收摄像机原始图像数据，将这些数据压缩后写入后续的记录设备中，由 于图像压缩编码器对于高速图像可以保证较好图像质量的前提下实现10倍以上的实时数 据压缩，故可以有效延长记录设备的记录时间和降低传输带宽，图3示出本发明与JPEG、JPEG2000的图像质量对比，可以看出，本发明所实现的图像压缩获得较好的图像压缩效果， 图像质量明显高于同复杂度的JPEG (峰值信噪比高2 SdB左右)，接近于计算复杂度很高 的JPEG2000编码算法(峰值信噪比差值低于IdB)。本发明所基于的算法基础流程图如图2所示，包含了 3级5/3小波变换、最佳量 化、自适应零游程编码和k = 0的指数哥伦布编码，首先对输入原始图像进行三级的小波变 换，再对三级小波变换系数进行优化量化、优化量化后的数据样本采用自适应零游程编码 和指数哥伦布编码进行熵编码，完成基于小波的图像压缩，输出压缩码流。根据信息理论，一个信源的信息量H (χ)取决于其信源符号分布概率P (x)，而根据 香农第一定理，一个信源采用熵编码达到的平均码长下限即为其信息量H(X)Η(χ) = Σ -Iog2(P(χ))(1)Z > H(χ)(2)其中: 表示单信源符号的平均码长。当各信源的概率为等概率分布时，信息量最大。为了减少信源信息量，以便熵编码 达到较小的码长，必须使得信源概率分布极不均勻。为此，本发明采用5/3小波变换对原始 图像做能量聚集，去除像素间的相关性，即像素间冗余。5/3小波具有优秀的能量聚集效应， 并能实现整数到整数的可逆变换，使得本发明可以兼容无损压缩。其中5/3小波变换采用 先进的提升小波结构实现，提升小波由两个过程组成预测过程和更新过程，其公式如(7)、(8)式所示，对于二维的小波变换，则是采用 行列变换分离实现。其原理图如图4和图5所示，采用的是成熟的小波提升结构实现。图 4为行变换结构，如图4示出待变换数据Χ(η)输入时，先进行行变换，行变换结构将输入的 数据序列分割为奇序列和偶序列，偶序列在一级寄存后得到前一个偶序列数据，并与当前 序列数据平均获得奇序列的预测，与当前奇序列相减得到残差y(2n+l)(式7)，该残差即为 小波变换的高频子带，并用当前残差前一个残差来更新偶序列y (2η)(式8)，得到小波变换 的低频子带，输出y(2n)和y(2n+l)分别表示一维小波变换高频子带和低频子带。这就是 图4的提升结构完成的行变换。如图5示出为列变换结构，设计细节可参照小波提升结构设计相关文献，在实现 列变换时，对输入图像进行一维小波变换，接收行变换输出的每一行小波系数，并缓存前两 行系数，前两行系数与当前行系数进行提升过程的预测操作，得到残差(式7)，残差又缓存 一行，当前行残差与前一行残差共同对偶数行进行更新过程(式8)。这样经过一级行变换 和列变换后就得到了图像的一级二维小波变换系数，它包括四个子带LL1、LH1、HL1和HHl 子带。要实现3级小波变换，只用将LLl子带做一级小波变换又可得到LL2、LH2、HL2和 HH2子带，再将LL2子带做一级小波变换又得到LL3、LH3、HL3和HH3子带，这样经过三级小 波变换后，图像被变换为10个子带LL3、LH3、HL3、HH3、LH2、HL2、HH2、LHl、HLl和HHl子 带。对于局部平滑的自然图像，除了 LL3子带外的各个子带系数均聚集在0附近，而且相邻 系数之间相关性不大，去除了像素间冗余，有利于进一步的信源编码。在去除像素间冗余后，图像仍然存在视觉冗余，为此要采用最佳量化法来处理小 波系数，它根据子带变换增益确定各个子带的量化阶，子带变换增益Gb表示子带b的反变 换综合基矢量的平方范数，它衡量了子带中每个系数失真对重建图像失真的影响程度，为最小化图像失真均方差，对变换增益较大的子带要采用较小的量化阶。考虑Dead-Zone均 勻尺度量化，子带b的最优量化阶Ab由(9)式给出，式中的为基本量化步长，通过调整可 控制码率和失真。另外考虑到硬件实现除法时，若除数为2的幂次的话，仅用移位就可实现 除法，所以可得到量化阶矢量为Δ X [1112224448]。可以看到，在进行最佳量化后，高频子带内必然产生许多的连续零区域。如果直接 对这些系数进行熵编码，不能达到高的编码效率。为了有效对这些连续零区域进行编码，本 发明中采用自适应的零游程编码方法对这些连续0进行游程预编码。该自适应零游程编码器的结构图如图6所示其设计原理和结构为当输入数据A 时，判断其是否等于零，并作为0计数器的使能及复位信号。编码器依据A的值和计数器的 值查表二得到编码输出选通、减2，寄存器、0”与输出样本之间的关系由表二定义，其中B表 示当前值A的上一时刻的值。该编码算法工作时有两个编码模式普通模式和游程模式。编 码器初始化后处于普通模式，该模式下直接将输入样本输出，若连续输入0达到2个，进入 零游程模式；在零游程模式无输出，只计数0个数，直到输入非0时退回普通模式，并输出0 游程个数和该非0样本。为了实现该功能，本发明设计了图4所示的硬件结构图，当输入数 据A时，判断其是否等于零，作为0计数器的使能和复位信号，并根据计数器当前值和A的 值查表二得到计数器行为与编码输出，其中B表示当前值A的上一时刻的值，采用寄存器缓 存得到。经过自适应零游程编码器的预编码，图像的小波系数个数明显减少，其概率密度分 布较符合k = 0的指数哥伦布编码对应的理想信源概率分布。表二自适应零游程编码器的行为模型 指数哥伦布编码的码字由两部分组成一元码+组内标号，在k = 0时样本η的 指数哥伦布编码的一元码长度L由(3)式得到，组内标号码IndexCode由(4)式得到，其中 bink(*)表示*的k位二进制表示。(3)、(4)式码字连起来就可以导出硬件实现时编码公 式若得到n+1的二进制首1位置j，那么指数哥伦布编码码字长度为2j-l，由(5)式就得 到整个指数哥伦布编码码字Code。以上指数哥伦布编码样本是非负的，采用(6)式将量化 系数进行非负映射，将量化后小波系数c映射为非负样本η。
(3)IndexCode = Mrv1 (n+l"2L_1)，(4)Code = bin^fc+l),(5)
其中η表示待编码样本；L表示指数哥伦布编码的一元码长度；IndexCode表示组 内标号码；bink(*)表示*的k位二进制表示；c表示小波系数；j表示数(n+1)的二进制表 示的首1位置。为了实现k = O的指数哥伦布编码，本发明设计了如图7所示的硬件编码器，对样 本的待编码符号输入后先加1，并送入首1检测器得到输入符号的最高位1的位置j，并将 位置信息送给桶形移位寄存器，桶形移位寄存器将加1后的符号做移位后得到指数哥伦布 编码码字，位置信息j运算得到2*j+l就是码长；最后将码长和码字送入一个bit整合器中 得到字长为8bit的码字流。该bit整合器的作用类似于FIFO控制器，只不过它的输入输 出字长是可变的，它由一个输入循环移位寄存器和一个存储bit流的寄存器组以及一个输 出循环移位寄存器组成。基于以上设计的各个模块进行系统集成得到本发明涉及的14bit高位宽图像压 缩硬件编码器，用于解决高位宽相机图像连续压缩的问题。如图8中所示，本发明涉及一种 14bit高位宽图像压缩硬件编码器。该编码器包括以下几个模块全局状态机控制器(该 控制器与每一个模块相连，由于连线过多，图8中略去)、4个数据通路选通器、图像缓存器、 图像缓存组、小波变换组和数据编码组。基于一种低复杂度的小波图像压缩算法，涉及了上 述的各个模块；在本发明中创新性地将这些模块组合为三个工作组图像缓存组、小波变 换组和数据编码组。具体分组为图像缓存组包括数据缓存A、数据缓存B、数据缓存C和数据缓存D。小波变换组包括第一级小波驱动器、第二级小波驱动器、第三级小波驱动器、二维 预测器、二维小波变换引擎、数据转移器。数据编码组包括优化量化器、自适应零游程编码器和指数哥伦布编码器。图像缓存组、小波变换组和数据编码组在工作时是完全并行的；它们之间以A数 据缓存、B数据缓存、C数据缓存和D数据缓存进行乒乓操作来交换数据。二维小波变换引擎实现了 5/3小波变换，可以兼容有损及无损压缩；全局状态机控制器用以控制图像缓存组、小波变换组和数据编码组的工作起始及 协调，用以控制缓存与工作组之间的数据通路选通器；第一级小波驱动器、第二级小波驱动器、第三级小波驱动器用以连续复用所述的 二维小波变换引擎实现三级小波变换，三级小波变换后产生10个子带的系数。优化量化器对十个子带分别进行均勻Dead-Zone量化，十个子带的量化阶矢量为 Δ X [1112224448]。自适应零游程编码器具有两个工作模式普通模式及游程模式，其模式间转换连 续零个数阈值为2，如图9a和图9b示出本发明中编码器工作模式状态A和状态B说明图， 图中的ABCD分别代表四个片外数据缓存；三级二维小波变换及二维预测包含一级小波驱 动器、第二级小波驱动器、第三级小波驱动器、二维小波变换引擎、二维预测器，数据编码组 包括优化量化器、自适应零游程编码器和指数哥伦布编码器。该编码器工作过程由状态A 和状态B组成
η = \，⑷
-2c -1 others
在状态A时，当前来的第η帧存储在A数据缓存中，前一帧(η_1)已经存储在B数 据缓存中，B数据缓存中这时通过三级二维小波变换及二维预测最终得到小波域系数放到 C数据缓存中；与此同时D数据缓存中的第(η-2)帧图像的小波域系数则采用数据编码组 编码得到压缩码流，完成第(η-2)帧图像的压缩。 在状态B时，将状态A中的A、B数据缓存角色互换；C、D数据缓存的角色互换；这 样一个双乒乓结构就实现的图像序列的逐帧压缩。指数哥伦布编码器采用位并行编码结构设计，指数哥伦布编码参数k为0。本发明的原理数字图像表示为二维数据矩阵，矩阵内的每个元素称为像素点，像 素点的数值确定了图像内容。一般来说，图像具有分块平滑特性，因此像素和它周围像素数 值相近的概率是非常大的。根据香农信息理论，图像内存在的信息冗余主要有像素间相关 冗余，视觉冗余，熵冗余等。图像压缩的目的就是要有效去除这些冗余，在尽量不影响图像 内容表达的前提下，减少图像的数据量，降低其存储空间和传输带宽。本发明14bit位宽图像压缩硬件编码器的结构设计，实现了一种基于小波的低复 杂度的图像压缩算法。算法在去除图像像素间冗余时利用到了二维的5/3小波变换，这种 小波变换在硬件实现时则进一步采用提升结构实现的方法。基于提升结构的CDF5/3小波 变换主要包含预测和更新两个操作，y表示小波变换后的数据序列，Xrartmt表示待变换的原 始数据进行边界的镜像扩展得到的序列，序列下标(2n+l)和(2η)表示序列中的奇数序子 序列和偶数序子序列，并且输出序列y抽取奇数子序列为一维小波变换高频子带，偶数子 序列为一维小波变换低频子带。其方程分别如(7)、(8)式所示 为了去除视觉冗余，提高压缩比，算法引入最佳量化对小波系数进行量化，子带变 换增益Gb表示子带b的反变换综合基矢量的平方范数，它衡量了子带中每个系数失真对重 建图像失真的影响程度，因此，为最小化图像失真均方差，对变换增益较大的子带要采用较 小的量化阶，子带b的最优量化阶，Ab由(9)式给出。式中的Δ为基本量化步长，通过调 整Δ可控制码率和失真。对于正交小波变换，可以将变换增益近似为(10)式 其中db表示子带b所属的变换级序号。量化后小波系数在高频子带出现较多全零 区域。为此，算法中采用自适应的零游程编码作为高阶扩展工具。该游程编码包含两种模 式普通模式和零游程模式，编码时做前向自适应建模并在两种模式中转换，其规则为初 始模式为普通模式，该模式下直接将输入样本输出，若连续输入ο达到2个，进入零游程模 式；在零游程模式无输出，只计数0个数，直到输入非0时退回普通模式，并输出0游程个数 和该非0样本。最后，采用编码参数k = 0的指数哥伦布编码对自适应零游程产生的样本 和游程长度进行熵编码便完成了图像的压缩，获得压缩后的码流。
发明中其他模块是辅助性的，它们是全局状态机控制器、4个数据通路选通器、A 数据缓存、B数据缓存、C数据缓存和D数据缓存。全局状态机控制器用于管理整个编码器 中的每个工作模块工作顺序，控制4个数据通路选通器等。4个数据通路选通器用于切换数 据通道，它连接了数据处理模块(三个工作组)和A数据缓存、B数据缓存、C数据缓存和D 数据缓存。A数据缓存、B数据缓存、C数据缓存和数据缓存D用来存储图像压缩算法计算 的中间数据。有了以上架构设计之后，本发明涉及的14bit位宽图像压缩硬件编码器就可以上 电工作了 当摄像机送来第一帧图像时，图像缓存组接收图像数据(最高14bit)，存储于A数 据缓存中；然后，当摄像机送来第二帧图像时，以下两个操作同时执行1)图像缓存组接收当前图像数据(最高14bit)，存储于B数据缓存中；2)小波变换组将A数据缓存中的上一帧图像数据进行三级小波变换，最终小波变 换系数写入C数据缓存中。从第三帧开始，以下两步骤循环执行A)当摄像机送来第2η+1 (η = 1,2,3...)帧图像时，以下三个操作同时执行1)图像缓存组接收当前帧图像数据(最高14bit)，存储于A数据缓存中；2)小波变换组将B数据缓存中的前一帧图像数据进行三级小波变换，最终小波变 换系数写入D数据缓存中。3)数据编码组将C数据缓存中的小波系数进行熵编码，得到压缩码流，输出给记 录传输设备。B)当摄像机送来第2n+2(n = 1,2,3...)帧图像时，以下三个操作同时执行1)图像缓存组接收前一帧图像数据(最高14bit)，存储于B数据缓存中；2)小波变换组将A数据缓存中的前一帧图像数据进行三级小波变换，最终小波变 换系数写入C数据缓存中。3)数据编码组将D数据缓存中的小波系数进行熵编码，得到压缩码流，输出给记 录传输设备。按照以上工作流程，14bit位宽图像压缩硬件编码器中的三个工作组图像缓存 组、小波变换组和数据编码组实现了完全的并行，可以实现高位宽相机的图像数据(最高 14bit)高速实时压缩，并将压缩后的图像压缩码流输出给系统中后续的图像记录/传输系 统。综上所述，本发明涉及一款能够基于FPGA或VLSI实现14bit高位宽图像压缩的 VLSI硬件编码器，满足应用中各类8 14bit高位宽高速图像数据压缩记录和传输的要求。 本发明采用VHDL语言描述该结构，通过仿真调试，FPGA片上运行等手段证明了该结构能够 按预期产生正确的码流。该高位宽摄像机图像压缩编码器在FPGA平台上最快可以实现158 百万像素每秒的高速图像压缩(表三所示)，已远远高于市面最快的图像压缩ASIC芯片的 速度，最高支持14bit的高位宽图像压缩，而且占用资源少。仅占用1755个Slices的FPGA 资源，约为FPGA实现JPEG2000标准的1/6。因此可在原硬件平台不做更改的情况下，作为 IP核嵌入到原系统中，对高速图像数据进行压缩，缓解其记录传输中容量和带宽受限的情况。
表三该结构在3种器件上的压缩速度
FPGA器件最高频率像素速率Spartan3(-4)92.396MHz56.859 MPixel/sVirtex 4(-12)204.228MHz125.679 MPixel/sVirtex 5(-1)180.083MHz110.820 MPixel/sVirtex 6(-3)257.387MHz158.392 MPixel/s目前，该结构已经成功用于工程应用，实现了 8bit/pixel灰度图像(图10)、Bayer 格式彩色图像(白平衡后显示，图12)和12bit，14bit及14bit的图像压缩(图13)。可以 看出图10中灰度图像具有较好的图像质量，没有JPEG的块效应。图12中彩色图像质量也 很好，物体边缘没有发生色彩漂移现象。图13是14bit/pixel的高位款图像，证明了本发 明在压缩高位款图像是不会发生数据溢出。这些实验数据证明了本发明在功能上是完备正 确的，速度上可以实现高速实时的高位宽图像的压缩，支持8 16比特像素深度，而且在十 倍以上压缩比时具有较高图像压缩质量，图11中给出了本发明涉及的高位宽摄像机高速 图像编码器实现的图像压缩效果和JPEG及JPEG2000的图像质量对比，从图中可以看出，主 观图像质量与图3中的峰值信噪比结果一致相对于原始图像，本发明实现的图像压缩的 图像质量接近JPEG2000的图像质量，远远高于JPEG标准的图像质量。本发明未详细阐述部分属于本领域技术人员的公知技术。以上所述，仅为本发明中的具体实施方式
，但本发明的保护范围并不局限于此，任 何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在 本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
14bit位宽图像压缩硬件编码器，其特征在于该编码器包括A、B、C和D数据通路选通器，图像缓存器、图像缓存组、小波变换组和数据编码组，所述图像缓存组包括A、B、C和D数据缓存；图像缓存组、小波变换组和数据编码组是并行工作；根据整幅图像压缩算法在计算时需要缓存整幅图像的所有中间数据，设计逐帧图像压缩结构，采用双乒乓的思路将图像压缩算法合理分开、并结合片外图像缓存组的A、B、C和D数据缓存，实现连续帧的整幅图像一次压缩，其中图像缓存组、小波变换组和数据编码组之间以A、B、C和D数据缓存进行乒乓操作来交换数据；A、B、C和D数据通路选通器的输入输出端分别连接A、B、C和D数据缓存的输入输出端，将A、B、C和D数据缓存做小波变换组、图像缓存器和数据编码组的数据交换共享存储器，由A、B、C和D数据通路选通器管理分别A、B、C和D数据缓存，同一时刻仅有图像缓存器、小波变换组和数据编码组其中的一个访问每个数据缓存；A数据通路选通器连接图像缓存器和小波变换器组，奇数帧时，图像缓存器访问数据缓存A；偶数帧时，小波变换器组访问数据缓存A；B数据通路选通器连接图像缓存器和小波变换器组，偶数帧时，图像缓存器访问数据缓存B；奇数帧时，小波变换器组访问数据缓存B；C数据通路选通器连接小波变换器组和数据编码组，奇数帧时，小波变换器组访问数据缓存C；偶数帧时，数据编码组访问数据缓存C；D数据通路选通器连接小波变换器组和数据编码组，偶数帧时，小波变换器组访问数据缓存D；奇数帧时，数据编码组访问数据缓存D。
2.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于所述小波变换 组包括第一级小波驱动器、第二级小波驱动器、第三级小波驱动器、二维预测器、二维小波 变换引擎、数据转移器，其中的第一级小波驱动器、第二级小波驱动器、第三级小波驱动器 读取图像数据并共享二维小波变换引擎，对读取图像数据进行三级小波变换得到图像的三 级小波变换系数，二维预测器对三级小波变换后的LL3子带进行二维的预测；数据转移器 在各级小波变换变换时进行子带数据的转移。
3.根据权利要求2所述的14bit位宽图像压缩硬件编码器，其特征在于所述的第一 级小波驱动器、第二级小波驱动器、第三级小波驱动器用以连续复用二维小波变换引擎，用 于实现图像的三级小波变换，图像三级小波变换后产生10个子带的系数。
4.如权利要求2所述的14bit位宽图像压缩硬件编码器，其特征在于所述的二维小 波变换引擎是用于实现图像二维5/3小波变换的二维小波变换引擎，可以兼容有损及无损 压缩。
5.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于所述数据编码 组包括优化量化器、自适应零游程编码器和指数哥伦布编码器顺序串联连接，数据由优化 量化器量化后送给自适应零游程编码器，自适应零游程编码器的输出送给指数哥伦布编码 器，级联完成数据编码。
6.根据权利要求5所述的14bit位宽图像压缩硬件编码器，其特征在于所述的优化 量化器对十个子带分别进行死区量化，十个子带的量化阶矢量为△ X [1112224448]。
7.根据权利要求5所述的14bit位宽图像压缩硬件编码器，其特征在于所述的自适应零游程编码器具有两个工作模式普通模式及游程模式，其模式间转换连续零个数阈值 为2。
8.根据权利要求5所述的14bit位宽图像压缩硬件编码器，其特征在于所述的指数 哥伦布编码器采用位并行编码结构，指数哥伦布编码参数k为0。
9.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于还包括全局状 态机控制器输出的控制信号连接到图像缓存组、小波变换组和数据编码组，用以控制图像 缓存组、小波变换组和数据编码组的工作起始及协调，用以控制图像缓存与图像缓存组、小 波变换组和数据编码组之间的数据通路选通器。
全文摘要
本发明涉及14bit位宽图像压缩硬件编码器，该编码器可以用来降低8～14bit高位宽图像记录和传输时需要的存储空间和传输带宽。该编码器基于一种低复杂度的小波图像压缩算法开发，它包括以下几个模块全局状态机控制器、4个数据通路选通器、4个数据缓存A、B、C和D、图像缓存器、第一级、第二级、第三级小波驱动器、二维预测器、二维小波变引擎、数据转移器、优化量化器、自适应零游程编码器和指数哥伦布编码器；本发明中以上各个模块有机结合进行并行处理，实现了高速的高位宽图像压缩，同时具有较高图像质量。使用本发明进行高位宽摄像机图像的实时压缩，可以显著减少图像数据量，减少存储容量和传输带宽的要求。
文档编号G06T9/00GK101917622SQ20101026674
公开日2010年12月15日 申请日期2010年8月24日 优先权日2010年8月24日
发明者张启衡, 张耀, 徐勇, 徐智勇, 王芳 申请人:中国科学院光电技术研究所