专利名称：形成电阻布局图形的方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种形成电阻布局图形的方法。
背景技术：
半导体集成电路的设计和制造过程主要包括根据所需实现的功能进行集成电路设计；根据集成电路设计进行集成电路布局；对集成电路布局进行设计规则检查和逻辑操作；考量曝光时的光学邻近效应(OPE，Optical Proximity Effect)对集成电路布局进行光学邻近修正(OPC，Optical Proximity Correction)；然后，以上述经过检查和修正的集成电路布局制作光罩；最后，使用光刻工艺将光罩上的集成电路布局曝光在半导体芯片上。目前在半导体制造工艺中，通常需要利用半导体材料形成电阻，例如常用的有P 掺杂POLY电阻，其是同P型掺杂的栅极在相同的工艺中形成的；N掺杂POLY电阻，其是同N型掺杂的栅极在相同的工艺中形成的；P掺杂硅电阻，其是同P型源漏区在相同的工艺中形成的；N掺杂硅电阻，其是同N型源漏区在相同的工艺中形成的，例如在公开号 “CN1610015A”的中国专利文献中提供了一种多晶硅电阻元件及其制造方法。由于上述电阻需要和一些有源器件，例如MOS晶体管，同时形成，因此MOS器件的工艺，就决定了上述电阻的方块电阻，因此如果想要得到所需阻值的电阻，就需要调节电阻的面积，由于芯片面积在芯片制造中具有严格的要求，因此利用面积来调节电阻的阻值是非常有限的。
发明内容
本发明解决的问题是提供一种形成电阻布局图形的方法，提高了电阻的可调节性。为了解决上述问题，本发明提供了一种形成电阻布局图形的方法，包括提供初始布局图形的步骤，所述初始布局图形至少包括电阻图形和至少一种应力膜图形，还包括下述步骤确定所述电阻图形对应的电阻种类和所述应力膜图形对应的应力膜种类；获取对应于所述确定的电阻种类和应力膜种类的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系，其中，不同的组合布局图形包含各种应力膜图形对所述电阻图形的覆盖与否情形的不同组合，所述方块电阻变化率是指利用所述组合布局图形得到的电阻的方块电阻相对于利用所述初始布局图形得到的电阻的方块电阻的变化率；根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形；调整所述初始布局图形的应力膜图形，以使调整后的布局图形与所述选择的组合布局图形的应力膜图形对所述电阻图形的覆盖与否情形相同。可选的，在获取对应于所述确定的电阻种类和应力膜种类的多个组合布局图形与利用所述布局图形得到的电阻的方块电阻变化率的对应关系之前，建立对应于不同种类电阻和不同种类应力膜的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系。可选的，利用所述组合布局图形得到的电阻的方块电阻变化率通过下述步骤获得测量利用所述初始布局图形得到的电阻的方块电阻；测量利用所述组合布局图形得到的电阻的方块电阻；计算所述组合布局图形得到的电阻的方块电阻相对于所述初始布局图形得到的电阻的方块电阻的变化率。可选的，所述调整所述初始布局图形的应力膜图形是指调整所述初始布局图形的应力膜的边界。可选的，调整所述初始布局图形的应力膜的边界包括若所述初始布局图形的一应力膜图形未覆盖所述电阻图形，所述选择的组合布局图形的该应力膜图形覆盖所述电阻图形，则调整该应力膜图形的边界使该应力膜图形覆盖所述电阻图形；若所述初始布局图形的一应力膜图形覆盖所述电阻图形，所述选择的组合布局图形的该应力膜图形未覆盖所述电阻图形，则调整该应力膜图形使该应力膜图形不覆盖所述电阻图形。可选的，所述电阻为P掺杂POLY电阻，N掺杂POLY电阻，P掺杂硅电阻或N掺杂硅电阻。可选的，所述应力膜为永久性的压应力膜，永久性的拉应力膜，或利用应力记忆工艺形成的应力膜。可选的，所述电阻的材料可以为多晶硅、锗硅、锗或单晶硅。可选的，所述应力膜的材料可以为氮化硅或者氧化硅。可选的，所述根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形步骤包括从所述获取的对应关系中选择方块电阻最接近目标阻值的电阻的方块电阻所对应的组合布局图形，最接近目标阻值的电阻的阻值根据目标电阻和组合布局图形的方块电阻变化率确定。可选的，所述根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形步骤包括获取目标阻值和利用所述初始布局图形得到的电阻的阻值之间的比值关系；从所述获取的对应关系中选择与所述比值关系最接近的方块电阻变化率所对应的组合布局图形。与现有技术相比，本发明主要具有以下优点本发明根据目标电阻值、利用所述初始布局图形得到的电阻的阻值和多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形；利用该组合布局图形调节应力膜的边界，以使调整后的布局图形与所述选择的组合布局图形的应力膜图形对所述电阻图形的覆盖与否情形相同。从而增加了电阻阻值调节的途径，克服了现有技术只能通过调节电阻的面积来调节电阻的阻值的缺点，使得器件的设计更加灵活、精确。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1是本发明的形成电阻布局图形的方法流程图；图2至图3c是本发明的形成电阻布局图形的方法一实施例的示意图。
具体实施例方式由背景技术可知，现有的电阻制造中，由于电阻需要和一些有源器件，例如MOS晶体管，同时形成，因此MOS器件的工艺，就决定了上述电阻的方块电阻，因此如果想要得到所需阻值的电阻，就需要调节电阻的面积，由于芯片面积在芯片制造中具有严格的要求，因此利用面积来调节电阻的阻值是非常有限的。本发明的发明人经过大量的实验发现，电阻的阻值与应力膜的覆盖情形有一定的关系，因此提出了一种形成电阻布局图形的方法，根据目标电阻值、利用所述初始布局图形得到的电阻的阻值和多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形；利用该布局图形调节应力膜的边界，以使调整后的布局图形与所述选择的组合布局图形的应力膜图形对所述电阻图形的覆盖与否情形相同。从而增加了电阻阻值调节的途径，克服了现有技术只能通过调节电阻的面积来调节电阻的阻值的缺点，使得器件的设计更加灵活、精确。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。本发明利用示意图进行详细描述，在详述本发明实施例时， 为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1是本发明的形成电阻布局图形的方法的流程图，如图1所示，本发明的形成电阻布局图形的方法包括下列步骤SlO 提供初始布局图形，所述的初始布局图形至少包括电阻图形和至少一种应力膜图形；S20 确定所述电阻图形对应的电阻种类和所述应力膜图形对应的应力膜种类；S30:获取对应于所述确定的电阻种类和应力膜种类的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系，其中，不同的组合布局图形包含各种应力膜图形对所述电阻图形的覆盖与否情形的不同组合，所述方块电阻变化率是指利用所述组合布局图形得到的电阻的方块电阻相对于利用所述初始布局图形得到的电阻的方块电阻的变化率；
S40 根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形；S50 调整所述初始布局图形的应力膜图形，以使调整后的布局图形与所述选择的组合布局图形的应力膜图形对所述电阻图形的覆盖与否情形相同。图2至图3c是本发明的形成电阻布局图形的方法示意图。下面结合图1至图3c， 对本发明的形成电阻布局图形的方法进行详细说明。首先，执行步骤S10，如图2所示，提供初始布局图形，所述的初始布局图形至少包括电阻图形103和至少一种应力膜图形105，例如在图2中包括应力膜图形105110 和 105c。所述电阻103可以是P掺杂POLY电阻，N掺杂POLY电阻，P掺杂硅电阻和N掺杂硅电阻。所述P掺杂POLY电阻是同P型掺杂的栅极在相同的工艺中形成的；所述N掺杂POLY 电阻是同N型掺杂的栅极在相同的工艺中形成的；所述P掺杂硅电阻是同P型源漏区在相同的工艺中形成的；所述N掺杂硅电阻是同N型源漏区在相同的工艺中形成的。所述应力膜105可以是永久性的压应力膜(Compressive)，永久性的拉应力膜(Tensile)，以及利用应力记忆工艺形成的应力膜(SMT，Stress Memorization Technology)。所述永久性拉应力膜一般是在NMOS晶体管上形成的膜层，其可用于增加NMOS晶体管中载流子的迁移率，并且在器件形成后其作为器件中的一层永久保留。所述永久性压应力膜一般是在PMOS晶体管上形成的膜层，其可用于增加PMOS晶体管中载流子的迁移率，并且在器件形成后其作为器件中的一层永久保留。所述利用应力记忆工艺形成的应力膜，可以具有拉应力或者压应力，其是在NMOS或者PMOS晶体管的沟道区上形成的膜层，在膜层形成之后通常借助于热退火工艺将应力记忆在沟道区内，然后将应力膜去除，在沟道区上形成栅极等。在本实施例中，所述电阻以P掺杂POLY电阻为例，应力膜以Compressive、SMT和 Tensile为例进行说明，如图2中，CompressivelO^i覆盖电阻103，SMT105b覆盖电阻103， Tensilel05c不覆盖电阻图形103。由于图2为俯视图，而膜层和电阻为覆盖的结构因此不容易说明，为了清楚说明，将被覆盖的需要结构用虚线示意。在本实施例中，所述电阻103的材料可以为多晶硅、锗硅、锗或单晶硅，所述应力膜105的材料可以为氮化硅或者氧化硅。发明人在研究中发现上述的应力膜均对电阻的阻值具有影响，因此想到了借助应力膜的覆盖来调节电阻的阻值，这样通过制作电阻时的布局图形的调节，可以调节后期制造形成的电阻的阻值，从而增加调节电阻阻值的途径，克服了现有技术中只能通过电阻面积调节阻值的困难，使得电阻的阻值调节更精确、便捷。在本实施例中，在步骤SlO之后步骤S20之前还包括，如图3a至3c所示，获取利用所述组合布局图形得到的电阻的方块电阻变化率，具体的，包括步骤测量利用所述初始布局图形得到的电阻的方块电阻；测量利用所述组合布局图形得到的电阻的方块电阻；计算所述组合布局图形得到的电阻的方块电阻相对于所述初始布局图形得到的电阻的方块电阻的变化率。其中，不同的组合布局图形包含各种应力膜图形105对所述电阻图形103 的覆盖与否情形的不同组合，所述方块电阻变化率是指利用所述组合布局图形得到的电阻的方块电阻相对于利用所述初始布局图形得到的电阻的方块电阻的变化率。例如所述电阻为P掺杂POLY电阻，先利用图2所示的初始布局图形，形成被Compressivel05a和SMT105b覆盖，不被Tensilel05c覆盖的电阻图形103，然后测量利用该布局图形得到的电阻的方块电阻。然后再利用图3a所示的组合布局图形，形成被 Compressivel05a覆盖，不被Tensilel05c和SMT105b覆盖的电阻图形103，然后测量利用该布局图形得到的电阻的方块电阻。然后再利用图北所示的组合布局图形，形成被 SMT105b和Tensilel05c覆盖，不被Compressivel05a覆盖的电阻图形103，然后测量利用所述布局图形形成的电阻的方块电阻。然后再利用图3c所示的组合布局图形，形成被 Tensilel05c覆盖，不被SMT105b和CompressivelOfe覆盖的电阻图形103，然后测量利用所述布局图形形成的电阻的方块电阻，从而得到利用各个组合布局图形得到的电阻的方块电阻变化率。所述测量方法可以利用探针测量，具体的形成电阻的方法和测量方法是本领域技术人员所熟知的，因此不再赘述。下表为利用上述方法测量得到的利用组合布局图形形成的电阻的方块电阻变化率，以及对应的电阻与应力膜的种类。其中表一为P掺杂POLY电阻被SMT、Tensile 和Compressive覆盖前后方块电阻的变化。表二为P掺杂硅电阻被SMT、Tensile和 Compressive覆盖前后方块电阻的变化。表三为N掺杂POLY电阻被SMT、Tensile 和Compressive覆盖前后方块电阻的变化。表四为N掺杂硅电阻被SMT、Tensile和 Compressive覆盖前后方块电阻的变化。需要说明的是下列的表中仅示例性地给出了可能改变方块电阻值的几种组合布局图形，并未将全部可能改变方块电阻值的组合布局图形列出ο表一
权利要求
1.一种形成电阻布局图形的方法，包括提供初始布局图形的步骤，所述初始布局图形至少包括电阻图形和至少一种应力膜图形，其特征在于，还包括下述步骤确定所述电阻图形对应的电阻种类和所述应力膜图形对应的应力膜种类；获取对应于所述确定的电阻种类和应力膜种类的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系，其中，不同的组合布局图形包含各种应力膜图形对所述电阻图形的覆盖与否情形的不同组合，所述方块电阻变化率是指利用所述组合布局图形得到的电阻的方块电阻相对于利用所述初始布局图形得到的电阻的方块电阻的变化率；根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形；调整所述初始布局图形的应力膜图形，以使调整后的布局图形与所述选择的组合布局图形的应力膜图形对所述电阻图形的覆盖与否情形相同。
2.根据权利要求1所述的形成电阻布局图形的方法，还包括在获取对应于所述确定的电阻种类和应力膜种类的多个组合布局图形与利用所述布局图形得到的电阻的方块电阻变化率的对应关系之前，建立对应于不同种类电阻和不同种类应力膜的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系。
3.根据权利要求1或2所述的形成电阻布局图形的方法，其特征在于，利用所述组合布局图形得到的电阻的方块电阻变化率通过下述步骤获得测量利用所述初始布局图形得到的电阻的方块电阻；测量利用所述组合布局图形得到的电阻的方块电阻；计算所述组合布局图形得到的电阻的方块电阻相对于所述初始布局图形得到的电阻的方块电阻的变化率。
4.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述调整所述初始布局图形的应力膜图形是指调整所述初始布局图形的应力膜的边界。
5.根据权利要求4所述的形成电阻布局图形的方法，其特征在于，调整所述初始布局图形的应力膜的边界包括若所述初始布局图形的一应力膜图形未覆盖所述电阻图形，所述选择的组合布局图形的该应力膜图形覆盖所述电阻图形，则调整该应力膜图形的边界使该应力膜图形覆盖所述电阻图形；若所述初始布局图形的一应力膜图形覆盖所述电阻图形，所述选择的组合布局图形的该应力膜图形未覆盖所述电阻图形，则调整该应力膜图形使该应力膜图形不覆盖所述电阻图形。
6.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述电阻为P掺杂 POLY电阻，N掺杂POLY电阻，P掺杂硅电阻或N掺杂硅电阻。
7.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述应力膜为永久性的压应力膜，永久性的拉应力膜，或利用应力记忆工艺形成的应力膜。
8.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述电阻的材料可以为多晶硅、锗硅、锗或单晶硅。
9.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述应力膜的材料可以为氮化硅或者氧化硅。
10.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形步骤包括从所述获取的对应关系中选择方块电阻最接近目标阻值的电阻的方块电阻所对应的组合布局图形，最接近目标阻值的电阻的阻值根据目标电阻和组合布局图形的方块电阻变化率确定。
11.根据权利要求1所述的形成电阻布局图形的方法，其特征在于，所述根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形步骤包括获取目标阻值和利用所述初始布局图形得到的电阻的阻值之间的比值关系； 从所述获取的对应关系中选择与所述比值关系最接近的方块电阻变化率所对应的组合布局图形。
全文摘要
本发明提供了一种形成电阻布局图形的方法，包括提供初始布局图形的步骤，所述初始布局图形至少包括电阻图形和至少一种应力膜图形，还包括下述步骤根据目标电阻值、利用所述初始布局图形得到的电阻的阻值以及所述获取的多个组合布局图形与利用所述组合布局图形得到的电阻的方块电阻变化率的对应关系选择对应的组合布局图形；调整所述初始布局图形的应力膜图形，以使调整后的布局图形与所述选择的组合布局图形的应力膜图形对所述电阻图形的覆盖与否情形相同，提高了电阻的可调节性。
文档编号G06F17/50GK102412116SQ20101029247
公开日2012年4月11日 申请日期2010年9月19日 优先权日2010年9月19日
发明者程洁 申请人:中芯国际集成电路制造(上海)有限公司