专利名称：一种大规模现场可编程逻辑器件的代码加载系统的制作方法
技术领域：
本实用新型涉及嵌入式系统中FPGA应用技术领域，具体涉及一种大规模现场可 编程逻辑器件的代码加载系统。
背景技术：
FPGA的代码加载有多种方式，现在最常用的方式为采用配置芯片进行自启动的 AS (主动加载启动)方式。该方式需要将FPGA编译生成的代码文件烧写入芯片厂商指定的 配置存储器中，该存储器为传统的FLASH方式，但内部集成了特定的加载时序，因此在系统 上电后FPGA芯片能自行读取该存储器中的代码内容，从而实现自行启动。但该方式的存在 诸多弊端，一是代码无法远程在线更新，当系统特别是特殊用途系统例如野外远程系统等 需要代码更新时只能到现场采用专用烧写电缆更新代码，可操作性极差；二是系统上电后 代码只自动加载一次，如果需要二次甚至多次加载代码时则使用传统AS方式不能实现。为解决现有技术中的上述问题，本实用新型提供了一种新的解决方案。
发明内容本实用新型要解决的技术问题是提供一种大规模现场可编程逻辑器件的代码 加载系统，该大规模现场可编程逻辑器件的代码加载系统可实现远程、多次的FPGA代码加载。为达到上述发明目的，本实用新型所采用的技术方案为提供一种大规模现场可 编程逻辑器件的代码加载系统，其特征在于包括数字信号处理器、Flash芯片、现场可编 程门阵列和复杂可编程逻辑器件；所述数字信号处理器通过DSP总线分别与Flash芯片和 复杂可编程逻辑器件相连接；所述现场可编程门阵列通过串行加载线与复杂可编程逻辑器 件相连接。综上所述，本实用新型所提供的大规模现场可编程逻辑器件的代码加载系统通过 采用CPLD逻辑和DSP (或者其他第三方主控芯片)程序相结合的方式，将FPGA代码读取出 来并通过串行或并行方式写入FPGA芯片，使FPGA顺利启动，并可结合网络或RS232等实现 代码的远程加载，或者上电后多次加载代码，实现FPGA的灵活应用。
图1为大规模现场可编程逻辑器件的代码加载系统的原理简图。
具体实施方式
以下结合附图对本实用新型的具体实施方式
做详细地描述如图所示，该大规模现场可编程逻辑器件的代码加载系统包括数字信号处理器、 Flash芯片、现场可编程门阵列和复杂可编程逻辑器件；所述数字信号处理器通过DSP总线 分别与Flash芯片和复杂可编程逻辑器件相连接；所述现场可编程门阵列通过串行加载线与复杂可编程逻辑器件相连接。本实用新型所提供的规模现场可编程逻辑器件的代码加载系统的工作原理如下 CPLD芯片的逻辑中做好了 DSP总线与FPGA编程加载接口的连接，即DSP的写信号用于触发 FPGA加载的时钟以及编程线。DSP从FLASH芯片中读取FPGA代码，再将并行的代码通过位 操作方式写到CPLD中转，最后到达FPGA的编程接口，实现代码的加载。本实用新型并不限于上述实例，在本实用新型的权利要求书所限定的范围内，本 领域技术人员不经创造性劳动即可做出的各种变形或修改均受本专利的保护。
权利要求1. 一种大规模现场可编程逻辑器件的代码加载系统，其特征在于包括数字信号处理 器、Flash芯片、现场可编程门阵列和复杂可编程逻辑器件；所述数字信号处理器通过DSP 总线分别与Flash芯片和复杂可编程逻辑器件相连接；所述现场可编程门阵列通过串行加 载线与复杂可编程逻辑器件相连接。
专利摘要本实用新型公开了一种大规模现场可编程逻辑器件的代码加载系统，其特征在于包括数字信号处理器、Flash芯片、现场可编程门阵列和复杂可编程逻辑器件；所述数字信号处理器通过DSP总线分别与Flash芯片和复杂可编程逻辑器件相连接；所述现场可编程门阵列通过串行加载线与复杂可编程逻辑器件相连接。该代码加载系统通过采用CPLD逻辑和DSP(或者其他第三方主控芯片)程序相结合的方式，将FPGA代码读取出来并通过串行或并行方式写入FPGA芯片，使FPGA顺利启动，并可结合网络或RS232等实现代码的远程加载，或者上电后多次加载代码，实现FPGA的灵活应用。
文档编号G06F9/445GK201886458SQ20102065137
公开日2011年6月29日 申请日期2010年12月10日 优先权日2010年12月10日
发明者王翔, 肖红, 董铭钦 申请人:四川赛狄信息技术有限公司