专利名称：基为{2<sup>n</sup>-1,2<sup>n</sup>+1,2<sup>n</sup>}和{2<sup>n</sup>-1,2<sup>n</sup>+1,2<sup>2n</sup>+1}的余数系统后向转换装置和方法
技术领域：
本发明涉及信号处理领域，具体地说，涉及一种用于通信及信号处理中的基于余数系统(RNQ的后向转换——RNS整数到二进制整数的转换装置和方法。
背景技术：
传统的二进制计数系统具有链式进位，往往限制了计算机的运算速度。余数系统 (RNS)是一种并行工作机制并伴随自由进位的系统。由于这一特性，在过去十年中余数系统在算术运算和信号处理方面已受到相当的重视。在基于余数系统的信号处理方法，如傅里叶变换、HR滤波器、矩阵求逆等中，后向转换作为从余数空间到二进制空间转换的必经一步，扮演着极其重要的作用，因为它不仅影响所在系统的速度，还对整个系统的硬件复杂度有很大影响。因此，高速、低复杂度的后向转换结构对余数系统的应用起着积极的作用。
发明内容
本发明的目的是提供一种基分别为M1= {2n_l，2n+l，2n}*M2= {2n_l，2n+l，22n+l} 的余数系统的后向转换装置及其方法。
具体而言，本发明的目的之一，是提供一种基分别为M1 = {2n_l，2n+l，2n}和M2 = {2n-l，2n+l，22n+l}的余数系统(RNS)后向转换(R2B)装置，其包含 数据预处理单元，其基于余数基M1和M2拥有共同的一组子余数基Ms = {2n-l, 2n+l}，将 M1 分解为 Ms 和 M12 = {22n-l,2n}，将 M2 分解为 Ms 和 M22 = {22n_l，22n+l}； 后向转换单元，分别完成完成Ms、M12和M22的后向转换。
进一步的，Ms的后向转换采用二进制加法、移位操作、LUT等。
进一步的，上述Ms的后向转换装置具体包括如下部件 一个n+1比特的行波进位加法器201(Ripple Carry Adder，RCA)，用来计算 (X1-X2)的值，Xi是指，对于N个两两互素的正整数Hi1, m2，…，mN，令M = Hi1Xm2X…XmN， 区间
中任意一个正整数X，其关于Hi1, m2,…，mN的余数分别为6=〈Z〉m,，i = 1， 2，…，N 数据截取单元，用于截取该行波进位加法器的输出的高η比特，从而得到
权利要求
1.一种基为
的余数系统(RNS)后向转换(R2B)装置，其特征在于，包含数据预处理单元，其基于余数基M1和礼拥有共同的一组子余数基Ms= {2n-l，2n+l}，将 M1 分解为 Ms 和 M12 = {22n-l,2n}，将 M2 分解为 Ms 和 M22 = {22n-l, 22n+l}； 后向转换单元，分别完成Ms、M12和M22的后向转换。
2.根据权利要求1所述的装置，其特征在于MS的后向转换采用二进制加法、移位操作、LUT。
3.根据权利要求2所述的装置，其特征在于，Ms的后向转换装置具体包括如下部件 一个n+1比特的行波进位加法器201，用来计算(X1-X2)的值，Xi是指，对于N个两两互素的正整数H^m2,…，mN，令M = Hi1Xm2X…XmN，区间
中任意一个正整数X，其关于 mi，m2，···，1%的余数分别为6=〈义〉 !;“ = 1，2，…，N;数据截取单元202，用于截取该行波进位加法器的输出的高η比特，从而得到 MSB" (x,-X2) ^数据左移单元203，用来实现对进行左移η比特的操作；数据拼接单元204，用来对数据截取单元202和数据左移单元单元203的输出结果进行拼接，从而得到
数据存储单元205，用于存储hX (2n+l)的LUT，LUT的深度为4，宽度为2η ；一个2r!比特的进位保留加法器206 (Carry Save Adder, CSA)，用来完成
中的最后一个等号右边的操作；2η比特的进位保留加法器206的输出即为{2η-1，2η+1}的后向转换结果Τ，它由两部分组成部分和SUM和进位CARRY。
4.根据权利要求1或2或3所述的装置，其特征在于根据中国剩余定理对M12进行后向转换。
5.根据权利要求4所述的装置，其特征在于=M12的后向转换装置进一步包括如下内容一个CSA处理器，其包括三个输入项m比特的&对应到余数基2n，2n比特的部分和 SUM和进位CARRY为后向转换结果T ；η比特行波进位加法器RCA 302 (1)，用于对CSA处理器的结果进行进位加法； 数据截取单元303，用于截取单元η比特行波进位加法器RCA 302(1)的输出的低η比
特，其输出即为
中的η比特的Y，它一方面作为最
终输出结果的高η比特，另一方面参与
中的
的运算，T-Y的运算作为最终输出结果的低2η比特。
6.根据权利要求1、2、3、5其中任意一项所述的装置，其特征在于僅⑵采用和Ms类似的结构实现。
7.一种基为 M1 = {2n-l，2n+l，2n}和礼={2n-l，2n+l，22n+l}的余数系统(RNS)后向转换(R2B)方法，其特征在于，包含以下步骤数据预处理步骤，其基于余数基M1和M2拥有共同的一组子余数基Ms = {2n-l,2n+l}，将 M1 分解为 Ms 和 M12 = {22n-l,2n}，将 M2 分解为 Ms 和 M22 = {22n-l, 22n+l}； 后向转换步骤，分别完成完成Ms、M12和M22的后向转换。
8.根据权利要求7所述的方法，其特征在于所述Ms的后向转换步骤具体包括 用一个n+1比特的行波进位加法器201 (Ripple Carry Adder, RCA)用来计算(X1I2)的值，Xi是指，对于N个两两互素的正整数Hi1, m2，…，mN，令M = Hi1Xm2X…XmN，区间
中任意一个正整数X，其关于Ii^m2,…，mN的余数分别为6=〈Z〉m,，i = 1，2，…，N;截取该行波进位加法器的输出的高η比特，从而得到(X1 -&；). 对M玛"(X1 - )进行左移η比特； 对上述截取和左移的输出结果进行拼接，从而得到
存储hX (2η+1)于LUT中，LUT的深度为4，宽度为2η ；由CSA来实现
中的最后一个等号右边的操作；CSA的输出即为{2n-l，2n+l}的后向转换结果T，它由两部分组成部分和SUM和进位 CARRY。
9.根据权利要求7或8所述的方法，其特征在于根据中国剩余定理对M12进行后向转换，所述M12的后向转换步骤具体包括对一个CSA处理器输入3项n比特的知对应到余数基2n，2n比特的部分和SUM和进位CARRY为后向转换结果T ；对CSA处理器的结果进行进位加法；
截取前述步骤输出的低η比特，其输出即为
中的η比特的Y，它一方面作为最终输出结果的高η比特，另一方面参与
10.根据权利要求7、8、9中任意一项所述的方法，其特征在于僅⑵的后向转换采用和Ms 类似的步骤实现。
全文摘要
本发明公开了一种基为M1＝{2n-1，2n+1，2n}和M2＝{2n-1，2n+1，22n+1}的余数系统(RNS)的后向转换(R2B)装置及方法，它是将RNS数转换为二进制整数。在本发明中，首先根据M1和M2的特点，即它们有共同的一组子余数基MS＝{2n-1，2n+1}，先完成MS的后向转换，然后在此基础上再分别完成M12＝{22n-1，2n}和M22＝{22n-1，22n+1}的后向转换，它们的结果即分别为M1和M2的转换结果。另外，M22的形式与MS的相似，因此可以采用类似的结构来实现，从而使得模块设计得以很好地重用，避免了重复设计的麻烦。对基于M1或M2的这余数系统在数字信号处理系统中的应用起到了积极的作用。
文档编号G06F17/10GK102184159SQ20111013846
公开日2011年9月14日 申请日期2011年5月26日 优先权日2011年5月26日
发明者胡剑浩, 叶燕龙, 马上 申请人:电子科技大学