专利名称：Dds中的相位幅度转换方法
技术领域：
本发明适用与信号处理领域，可以应用于数字或者数模混合系统中的载波同步系统，提供了一种应用于DDS相位累加器输出到幅度转换的方法。
背景技术：
直接数字合成(DDS)是一种纯数字产生载波的方式，一般包括三部分相位累加器、相位幅度转换器、D/A模数转换器。相位累加器由N位加法器与N位相位寄存器构成， 类似一个简单的计数器。加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。现在相位幅度转换器主要靠正弦查询表方式，图1所示，它是一个可编程只读存储器(PROM)，存储的是以相位为地址的一个周期正弦信号的采样编码值，包含一个周期正弦波的数字幅度信息，每个地址对应于正弦波中0到360度范围的一个相位点。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输入的地址相位信息映射成正弦波幅度信号；但是此方法需要大面积的ROM，数据量庞大。另外还有CORDIC极坐标轴旋转法实现相位幅度的转换，图2所示，但是它也需要一定数量的 ROM，并且需要多级的迭代，存在一定相位延时，如果应用在相位及其严格的动态PLL中，其 PLL相位偏差较大。最后通过D / A变换器把数字量变成模拟量，再经过低通滤波器平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
发明内容
技术问题本发明的目的是提供一种新型的应用于DDS系统中相位幅度的转换方法，致力于解决数字载波DDS方式中的幅度相位转换模块所占面积过大的问题以及DDS相位偏差较大的问题。技术方案
本方法以add<9:0>10位累加器为例进行阐述，最高两位用作划分象限位， add<9>=0, add<8>=0;第一象限；add<9>=0, add<8>=l ；第二象限，add<9>=l, add<8>=0; 第三象限，add<9>=l, add<8>=l ；第四象限。四象限具备对称的特性，现以第四象限为例；剩余8位的值θ做为抽样点，θ的范围是(0，255)，运用如下关系式 y=128+128*sin(0*ji/2*255)把相位值Φ做为弦函数的横坐标抽样点，得到纵坐标也就是以取样点的幅度。y=128+128*sin( θ *ji/2*255)是本芯片的核心依据，本方式取样点为256个，把 256个取样点的值按上述函数计算得到256个幅度值，也就是得到256个采样的正弦函数的幅度，以此值为依据，通过逻辑运算去修正累加器输出值θ，进而逼近所需的256个采样的正弦函数的幅度，进而完成相位幅度的转换。有益效果本电路在实现思路上面比较独特，完全独立与查找表法与极坐标轴旋转法，更重要的是实现了在同样杂散抑制的情况下，大大缩小了版图面积。更易于集成。
图IDDS结构图基于查找表法。图中包括相位累加器、ROM查找表、D/A转换器。图2为DDS结构图基于CORDIC法。图中包括相位累加器、CORDIC、D/A转换器。图3为DDS结构图相位幅度转换逻辑法。图中包括相位累加器、相位幅度转换逻辑、D/A转换器。图4 累加器 θ 与 y=128+128*sin(e*ji/2*255)的对照表。图5仿真波形。
具体实施例方式本发明采用的是宽度为10位的相位累计器add<9:0>，划分为四个象限， add<9>=0, add<8>=0;第一象限；add<9>=0, add<8>=l ；第二象限，add<9>=l, add<8>=0 ；第三象限，add<9>=l，add<8>=l;第四象限。第一象限是递增序列，对应正弦函数幅度范围(1 ， 255)，累加器计数范围为(0，255);第二象限是递减序列，对应正弦函数幅度范围(255， 1 )，而相位累加器计数范围为(0，255)，还是递增数列，所以必须靠add<9>=0，add<8>=l 组合进行修正y=255 — 128*sin(0*ji/2*255)o第三象限对应正弦函数幅度范围(1 ， 0)，而相位累加器计数范围为(0，255)，还是递增数列，所以靠add<9>=0，add<8>=l，进行修正y=U8 — 128*sin ( θ * ji /2*255)；第四象限弦函数幅度范围(0，1 )，所以必须靠 add<9>=l, add<8>=l 修正。假设正弦的幅度为γ,抽样点数为255个，θ为相位累加器输出，则其离散抽样函数的表达式为具体推导如下
y=U8*Sin(e*ji/2M55)，从图四中可以看出，θ计数范围(0，255)，共抽样256次， 也就是说y的值被256个点进行还原，而y的范围是(1 ，255);所以θ的最大修正值为 128，所以θ是经过逻辑校正的，而校正的理论来源就是图四的数据，这里假设修正后值为 Δ θ = θ -y。Δ θ 范围(-0. 5，+0. 5)。举例来说θ =10对应y=8. 66. Δ θ =10-8. 66=1. 34，但是Δ θ必须是整数，所以就需要Δ θ=1，θ =10时，后面逻辑运算模块，所做的就是减一。再如θ =234时，y=128， Δ θ =106 ；再如θ =255时，y=128, Δ θ =127，后面逻辑模块的逻辑运算就是减127。逻辑模块只是静态的逻辑设计，不涉及寄存器延时处理，所以时序处理比较简单， 图3中可以明显看出。而逻辑设计思路很简单，编码也很简单，按照图四数据的要求，不同的θ给予不同校正系数，只是做一些简单静态减法处理。
权利要求
1. 一种DDS中的相位幅度转换方法，其特征在于采用相位累加器、相位幅度转换器和D/A转换器，将θ做为抽样点，θ的范围是(0，255)，运用如下关系式 y=128+128*sin(0*ji/2*255)把相位值Φ做为弦函数的横坐标抽样点，得到纵坐标也就是以取样点的幅度。
全文摘要
本发明公布了一种DDS中的相位幅度转换方法，在DDS相位幅度转换器中，累加器输出相位θ经逻辑校正后直接转换为幅度；相位累加器输出到D/A前，只经过一级延时缓冲，相比CORDIC法相位延时量小很多；并且编程思路很简单，其基本理论来源就是将正弦函数抽样255个点，并把255个点所对应的幅度y计算出来，与θ进行比较，而后进行逻辑校正，逼近255个点所对应的幅度y。在数字电视的色载波的恢复中，本发明的优势更加明显，并且已经成功的应用于电视解码芯片中的色度解码模块中，其产生载波的相位很小，可以载波完全同步。
文档编号G06F1/035GK102354255SQ201110155200
公开日2012年2月15日 申请日期2011年6月10日 优先权日2011年6月10日
发明者宗渭钧, 朱晨阳, 王海兵, 郭斌 申请人:无锡市晶源微电子有限公司