专利名称：一种在fpga上实现板载存储资源管理的系统和方法
技术领域：
本发明属于数字集成电路领域，具体涉及一种在FPGA上实现板载存储资源管理的系统和方法。
背景技术：
由于采用硬件实现存储管理过于复杂，因此现有技术中在FPGA上使用板载存储资源时，基本都是采用顺序分配方式，先分配的存储资源先释放。当最先分配的存储资源没有释放时，其后分配的存储资源即使已经释放也不能使用，这样会造成存储资源利用率低下的问题。申请号为20071011138. 1的专利公开了 “动态存储管理装置及方法”，该方法采用链表的数据结构来维护存储资源，该方法的缺点很明显，每次存储资源回收时都需要调整链表结构，这样会带来大量的存储操作，降低系统的性能。
发明内容
本发明解决现有技术中在FPGA上实现存储资源动态分配实现困难的问题，提供一种在FPGA上实现板载存储资源管理的方法。本发明提供了一种在FPGA上实现板载存储资源管理的系统，其包括存储资源、读取单元、写入单元、存储资源地址池、地址分配和释放单元，其特征在于存储资源被分成固定大小的页面，被用于动态分配和回收。本发明提供的在FPGA上实现板载存储资源管理的系统，在地址分配和释放单元和存储资源地址池之间采用多级缓存结构；所述页面的大小是256B、512B、1KB、2KB、4KB之一。本发明提供的在FPGA上实现板载存储资源管理的系统，该多级缓存采用FIFO结构。本发明提供的在FPGA上实现板载存储资源管理的系统，该多级缓存为地址分配 FIFO和地址回收FIFO。本发明提供的在FPGA上实现板载存储资源管理的系统，存储资源地址池采用 SDRAM实现。本发明提供的在FPGA上实现板载存储资源管理的系统，存储资源被按照预先定义的大小划分块，其每块的地址被写到存储资源地址池中。本发明提供的在FPGA上实现板载存储资源管理的系统，存储资源被按照4KB划分块。本发明还提供了一种在FPGA上实现板载存储资源管理的方法，将存储资源分成固定大小的页面，动态分配和回收这些存储页面，从而大大提高板载存储资源利用率。本发明提供的在FPGA上实现板载存储资源管理的方法，该方法的步骤如下1)将存储资源按照预先定义的大小划分块，并将每块的地址写到存储资源地址池中。2)对于存储资源数据的读写操作通过读取单元和写入单元实现。3)由于SDRAM实现的存储资源地址池速度较低，需要在片内实现多级缓存，该缓存采用FIFO实现。4)当需要分配一块存储空间时，通过地址分配和释放单元从地址分配FIFO中读取一项。当一块空间释放时，通过地址分配和释放单元将释放的地址写到地址回收FIFO 中。本发明提供的在FPGA上实现板载存储资源管理的方法，该方法步骤3中采取一级缓存。本发明提供的在FPGA上实现板载存储资源管理的方法，该方法步骤3中，当存储资源地址池初始化完成之后，若地址分配FIFO快空，则从其中读取数据写到地址分配 FIFO，直到地址分配FIFO满。若地址回收FIFO快满则将数据写到存储资源地址池中。本发明提供的在FPGA上实现板载存储资源管理的方法，由于存储资源地址池需要的空间较大，因此存储资源地址池采用SDRAM实现。本发明提供的在FPGA上实现板载存储资源管理的方法，存储资源按照4KB划分块。与现有技术相比，本发明的有益效果在于1)采用多级结构实现存储资源地址池，使得存储资源地址的分配和回收不影响系统性能。2)地址的分配和回收过程中不涉及链表操作，也使得存储资源地址的分配和回收不影响系统性能。
图1是本发明一个实施例示意图。
具体实施例方式本发明提供一种在FPGA上实现板载存储资源管理的方法，将存储资源分成固定大小的页面，动态分配和回收这些存储页面，能大大提高板载存储资源利用率。采用该方法的一个实施例结构如图1所示该方法的具体步骤如下1)由于存储资源地址池需要的空间较大，因此存储资源地址池采用SDRAM实现。 将存储资源按照预先定义的大小(例如4KB)划分块，并将每块的地址写到存储资源地址池中。2)对于存储资源数据的读写操作通过读取单元和写入单元实现。3)由于SDRAM实现的存储资源地址池速度较低，需要在片内实现至少一级缓存， 该缓存采用FIFO实现。当存储资源地址池初始化完成之后，若地址分配FIFO快空，则从其中读取数据写到地址分配FIFO，直到地址分配FIFO满。若地址回收FIFO快满则将数据写到存储资源地址池中。4)当需要分配一块存储空间时，通过地址分配和释放单元从地址分配FIFO中读取一项。当一块空间释放时，通过地址分配和释放单元将释放的地址写到地址回收FIFO 中。多级结构可以保证地址的分配和回收不影响系统性能。本发明多级结构实现存储资源地址池，并且在地址的分配和回收过程中不涉及链表操作，使得存储资源地址的分配和回收不影响系统性能。以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所述领域的普通技术人员应当理解依然可以对本发明的具体实施方式
进行修改或者同等替换，而未脱离本发明精神和范围的任何修改或者等同替换， 其均应涵盖在本发明的权利要求范围当中。
权利要求
1.一种在FPGA上实现板载存储资源管理的系统，其包括存储资源、读取单元、写入单元、存储资源地址池、地址分配和释放单元，其特征在于存储资源被分成固定大小的页面， 被用于动态分配和回收。
2.权利要求1的系统，其特征在于，在地址分配和释放单元和存储资源地址池之间采用多级缓存结构；所述页面的大小是256B、512B、1KB、2KB、4KB之一。
3.权利要求1-2的系统，其特征在于，该多级缓存采用FIFO结构。
4.权利要求1-3的系统，其特征在于，该多级缓存为地址分配FIFO和地址回收FIFO。
5.权利要求1-4的系统，其特征在于，存储资源地址池采用SDRAM实现。
6.权利要求1-5的系统，其特征在于，存储资源被按照预先定义的大小划分块，其每块的地址被写到存储资源地址池中。
7.权利要求1-6的系统，其特征在于，存储资源被按照4KB划分块。
8.—种在FPGA上实现板载存储资源管理的方法，其特征在于，将存储资源分成固定大小的页面，动态分配和回收这些存储页面，从而大大提高板载存储资源利用率。
9.权利要求8的方法，该方法的步骤如下1)将存储资源按照预先定义的大小划分块，并将每块的地址写到存储资源地址池中。2)对于存储资源数据的读写操作通过读取单元和写入单元实现。3)由于SDRAM实现的存储资源地址池速度较低，需要在片内实现多级缓存，该缓存采用FIFO实现。4)当需要分配一块存储空间时，通过地址分配和释放单元从地址分配FIFO中读取一项。当一块空间释放时，通过地址分配和释放单元将释放的地址写到地址回收FIFO中。
10.权利要求8-9的方法，该方法步骤3中采取一级缓存。
11.权利要求8-10的方法，该方法步骤3中，当存储资源地址池初始化完成之后，若地址分配FIFO快空，则从其中读取数据写到地址分配FIFO，直到地址分配FIFO满。若地址回收FIFO快满则将数据写到存储资源地址池中。
12.权利要求8-11的方法，由于存储资源地址池需要的空间较大，因此存储资源地址池采用SDRAM实现。
13.权利要求8-11的方法，存储资源按照4KB划分块。
全文摘要
本发明提供了一种在FPGA上实现板载存储资源管理的系统和方法，其包括存储资源、读取单元、写入单元、存储资源地址池、地址分配和释放单元，所述存储资源被分成固定大小的页面，被用于动态分配和回收；其中，页面的大小是256B、512B、1KB、2KB、4KB之一。所述方法，将存储资源分成固定大小的页面，动态分配和回收这些存储页面，从而大大提高板载存储资源利用率；本发明提供的在FPGA上实现板载存储资源管理的系统和方法，采用多级结构实现存储资源地址池，使得存储资源地址的分配和回收不影响系统性能；地址的分配和回收过程中不涉及链表操作，也使得存储资源地址的分配和回收不影响系统性能。
文档编号G06F12/08GK102521157SQ201110413568
公开日2012年6月27日 申请日期2011年12月13日 优先权日2011年12月13日
发明者张英文, 李静, 窦晓光, 纪奎, 邵宗有 申请人:曙光信息产业(北京)有限公司