专利名称：刀片服务器主板的制作方法
技术领域：
本发明基本上涉及计算机领域，更具体地来说，涉及一种刀片服务器主板。
背景技术：
AMD推出了 C32平台产品，该平台支持2颗4核或6核Lisbon处理器，两颗CPU之间的互联采用HT 3.0总线技术。基于该平台的双路主板设计，需要参考AMD提供的设计规范，在10层电路板上实现两颗CPU的双HT总线连接。HT总线一种CPU之间互联的总线技术。它具有双向、串行、高带宽、低延迟、点对点等特性。目前的HT 3.0协议规定总线主频最高达3. 2GHz，在1个时钟周期的上升沿和下降沿分别进行一次数据传输，因此最高传输速率达到6. 4GT/s。现有技术中提供了一种四路服务器主板，包括四个处理器、存储模块、外围输入/ 输出部件，其特征在于，还包括扩展的外部设备互连桥芯片、南桥芯片、通过扩展的外部设备互连总线连接的外部设备互连设备，其中存储模块与处理器连接，外围输入/输出部件与南桥芯片连接；处理器之间、处理器、扩展的外部设备互连桥芯片、和南桥芯片之间通过超传输总线传递信息。上述现有技术在一定程度上提高了刀片服务器的可扩展性、可用性等等方面的性能，然而并没有针对服务器主板的PCB (印刷电路板)层结构进行改进，叠层较复杂，成本较
尚ο
发明内容
针对现有技术中的刀片服务器主板叠层较多较复杂，成本较高的缺陷，本发明提出了一种刀片服务器主板，解决了如何简化刀片服务器主板PCB叠层结构的技术问题。根据本发明的一个方面，描述了一种刀片服务器主板，其中，具有八层PCB层，其中，第一层、第四层、第五层、和第八层为信号层，第二层、第三层、第六层、和第七层为数字电层或者数字地层，其中，所述信号层用于为所述刀片服务器主板上的器件传送信号，所述数字电层或者数字地层用于与所述信号层相结合形成闭合回路，从而为所述信号提供返回路径。在该刀片服务器主板中，第一 CPU和第二 CPU，其中，所述第一层和所述第八层用于传送DDR3内存信号；所述第四层和所述第五层用于传送所述第一 CPU和所述第二 CPU之间的信号。在该刀片服务器主板中，所述第四层和所述第五层进一步用于传送所述第一 CPU 和北桥芯片之间的信号。在该刀片服务器主板中，所述第四层和所述第五层进一步用于传送所述DDR3内
存信号。在该刀片服务器主板中，所述第四层和所述第五层用于通过等长匹配的双HT总线传送所述第一 CPU和所述第二 CPU之间的信号和所述第一 CPU和北桥芯片之间的信号。
3
在该刀片服务器主板中，所述第一层的厚度为0. 6密尔，所述第二层的厚度为3. 7 密尔，所述第三层的厚度为4密尔，所述第四层的厚度为4密尔，所述第五层的厚度为观密尔，所述第六层的厚度为4密尔，所述第七层的厚度为4密尔，并且所述第八层的厚度为3. 7 密尔。在该刀片服务器主板中，所述双HT总线为双16比特HT 3.0总线。在该刀片服务器主板中，所述双HT总线包括多个信号线对，其中，每个所述信号线对中的两条信号线的长度差均小于观密尔。在该刀片服务器主板中，属于不同信号线对的信号线之间的距离大于12密尔。在该刀片服务器主板中，所述刀片服务器主板中的8比特时钟总线的长度误差小于55密尔。通过本发明所描述的刀片服务器主板，简化了 PCB叠层结构，节省了成本。本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中图1示出了根据本发明的实施例的刀片服务器主板的PCB叠层结构示意图。图2示出了一种相邻内存通道与CPU之间信号线的布线方案。
具体实施例方式以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。图1示出了根据本发明的实施例的刀片服务器主板的PCB叠层结构示意图。本实施例所示出的刀片服务器主板具有八层PCB叠层结构，具体包括层100、层102、层104、层 106、层108、层110、层112、和层114。其中，层100为顶层，层114为底层。在该八个层中， 包括有信号层、以及数字电层或者数字地层，其中，信号层用于传送信号，数字电层和数字地层用于与信号层相结合形成闭合回路，从而为信号层所传送的信号提供返回路径。在上述八层中，层100、层106、层108、和层114为信号层，可以用于传送DDR3内存信号(例如， 将CPU内存控制器与DIMMS槽相连接)和/或传送CPU之间的信号，但是该信号层并不只限于传送上述两种信号。在一个具体实施例中，层100和层114用于传送DDR3的信号。层 106和层108用于传送DDR3的信号，并且还用于传送CPU之间的信号。在另一个实施例中， 层100和层114用于传送DDR3的信号。层106和层108用于传送DDR3的信号，并且还用于传送CPU之间的信号和其中一个CPU与北桥芯片之间的信号。在本发明所描述的刀片服务器主板上，可以进一步包括两个CPU，称为第一 CPU和第二 CPU。该两个CPU相互连接，其中一个CPU与北桥芯片相连接。这样，层106和层108 可以用于传送DDR3的信号，并且可以用于传送第一 CPU和第二 CPU之间的信号以及第一 CPU与北桥芯片之间的信号。
此外，如本领域普通技术人员所公知，在刀片服务器主板的顶层上和底层下还可以具有诸如丝印(soldermask)层、电镀(plating)层等层。通过上述实施例所描述的刀片服务器主板，通过将PCB叠层的层数减少到八层， 从而降低了成本。在一个实施例中，第一 CPU和第二 CPU之间以及第一 CPU和北桥芯片之间可以通过双HT总线进行信号传送。其中，该双HT总线为双16比特HT 3.0总线。其中，该双HT 总线满足等长匹配，也就是说，利用该双HT总线中的信号线对传送差分信号，从而该信号线对的长度要基本上相同。其中，该信号线对的等长匹配误差小于观密尔(即，长度差小于观密尔)，属于不同信号线对的信号线之间的距离设定为大于电介质厚度的三倍，即12 密尔。此外，刀片服务器主板中的8比特时钟总线的长度匹配误差限制在士55密尔。根据本实施例所描述的刀片服务器主板，通过控制等长匹配误差和信号线之间的距离，提高了在将层数减少到八层的情况下的稳定性和安全性。其中，如图1所示，层100的厚度DO为0.6密尔，层102的厚度D2为3. 7密尔，层 104的厚度D4为4密尔，层106的厚度D6为4密尔，层108的厚度D8为观密尔，层110的厚度DlO为4密尔，层112的厚度D12为4密尔，并且层114的厚度D14为3. 7密尔。根据本实施例所描述的刀片服务器主板，通过调整各层厚度，结合各层的具体应用，提高了整个刀片服务器主板的稳定性，并且在不降低各个层功能性的前提下使得每层的厚度得到最优化。此外，图2是一种相邻内存通道与CPU之间信号线的布线方案，其中，未示出信号线的等长匹配。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种刀片服务器主板，其特征在于，具有八层PCB层，其中，第一层、第四层、第五层、 和第八层为信号层，第二层、第三层、第六层、和第七层为数字电层或者数字地层，其中，所述信号层用于为所述刀片服务器主板上的器件传送信号，所述数字电层或者数字地层用于与所述信号层相结合形成闭合回路，从而为所述信号提供返回路径。
2.根据权利要求1所述的刀片服务器主板，其特征在于，进一步包括第一CPU和第二 CPU，其中，所述第一层和所述第八层用于传送DDR3内存信号；并且所述第四层和所述第五层用于传送所述第一 CPU和所述第二 CPU之间的信号。
3.根据权利要求2所述的刀片服务器主板，其特征在于，所述第四层和所述第五层还用于传送所述第一 CPU和北桥芯片之间的信号。
4.根据权利要求3所述的刀片服务器主板，其特征在于，所述第四层和所述第五层还用于传送所述DDR3内存信号。
5.根据权利要求3所述的刀片服务器主板，其特征在于，所述第四层和所述第五层用于通过等长匹配的双HT总线传送所述第一 CPU和所述第二 CPU之间的信号和所述第一 CPU 和所述北桥芯片之间的信号。
6.根据权利要求5所述的刀片服务器主板，其特征在于，所述第一层的厚度为0.6密尔，所述第二层的厚度为3. 7密尔，所述第三层的厚度为4密尔，所述第四层的厚度为4密尔，所述第五层的厚度为观密尔，所述第六层的厚度为4密尔，所述第七层的厚度为4密尔，并且所述第八层的厚度为3. 7密尔。
7.根据权利要求5所述的刀片服务器主板，其特征在于，所述双HT总线为双16比特 HT 3. 0总线。
8.根据权利要求7所述的刀片服务器主板，其特征在于，所述双HT总线包括多个信号线对，其中，每个所述信号线对中的两条信号线的长度差均小于观密尔。
9.根据权利要求8所述的刀片服务器主板，其特征在于，属于不同信号线对的信号线之间的距离大于12密尔。
10.根据权利要求9所述的刀片服务器主板，其特征在于，所述刀片服务器主板中的8 比特时钟总线的长度误差小于55密尔。
全文摘要
本发明描述了一种刀片服务器主板，其中，具有八层PCB层，其中，第一层、第四层、第五层、和第八层为信号层，第二层、第三层、第六层、和第七层为数字电层或者数字地层，其中，信号层用于为刀片服务器主板上的器件传送信号，数字电层或者数字地层用于与信号层相结合形成闭合回路，从而为信号提供返回路径。通过本发明所描述的刀片服务器主板，简化了PCB叠层结构，节省了成本。
文档编号G06F1/16GK102591419SQ20111045998
公开日2012年7月18日 申请日期2011年12月31日 优先权日2011年12月31日
发明者张迎华, 朱越 申请人:曙光信息产业股份有限公司