专利名称：医疗电子芯片设计与验证平台的制作方法
技术领域：
医疗电子芯片设计与验证平台
技术领域：
本实用新型涉及芯片设计与验证技术，特别是涉及一种低功耗、通用的医疗电子芯片设计与验证的平台。
背景技术：
随著医疗科目的细化、医疗诊断的专业化，医用电子产品(例如心、脑、肌、眼监护仪器及记录仪器，血液测定仪器，电子体温、压力测量装置等)的需求量越来越大。另外， 随着人们保健意识的普遍增加和生活品质的提高，医用电子产品，例如血压计、心电监测设备、血糖仪等开始进入一般家庭。对于医疗电子产品厂商来说，如何在最短的时间内以最低的成本将医疗电子产品推向市场，从而在该市场上占有一席之位成为了各大医疗电子厂商的生存之道。目前，医疗电子产品的开发主要是基于嵌入式解决方案，每个产品的开发都基于相应的硬件平台，这必然导致多个产品的相似功能部分的重复开发，造成知识产权不好配置，技术积累差，开发成本高，开发周期长。同时，开发系统多使用分立元器件，导致系统体积大，功耗和成本高。另外，现有开发系统一般均采用结构复杂的通用处理器或数字信号处理器DSP，没有针对生物医学信号处理进行优化，使得穿戴式、便携式医疗电子产品功耗高， 体积大，成本高。
实用新型内容基于此，有必要提供一种适用于医疗电子产品的、低功耗、通用的医疗电子芯片设计与验证平台。一种医疗电子芯片设计与验证平台包括JTAG接口电路，ARM处理器核，FPGA电路，以及外围接口电路。所述JTAG接口电路用于通过JTAG调试仿真器与计算机相连。所述ARM处理器核与所述JTAG接口电路相连。所述FPGA电路与所述ARM处理器核相连。该 FPGA电路包括系统总线以及通过该系统总线与所述ARM处理器核相连的看门狗模块、时钟模块、存储管理模块和至少一个针对生理信号处理的IP核。所述外围接口电路包括存储器和晶振电路。所述存储器与所述FPGA电路的存储管理模块相连，所述晶振电路与时钟模块和ARM处理器核相连。在优选的实施例中，所述JTAG接口电路、ARM处理器核和FPGA电路分布在一块多层的印刷线路板上。在优选的实施例中，所述系统总线为兼容AMBA总线的低功耗AHB总线。在优选的实施例中，所述系统总线中的地址总线采用格雷编码。在优选的实施例中，所述至少一个针对生理信号处理的IP核包括可扩展FFT模块、卷积模块，FIR滤波模块和特征提取模块中的至少一个。在优选的实施例中，所述存储器包括FLASH存储器、SRAM存储器和SDRAM存储器中的至少一种存储器。[0011 ] 在优选的实施例中，所述FPGA电路还包括通过所述系统总线与所述ARM处理器核相连的Cache缓存、中断管理模块、DMA控制器、电源管理模块、数模转换模块、显示控制模块、串行总线、以太网接口和VGA接口中的至少一个模块。在优选的实施例中，所述外围接口电路还包括与所述显示控制模块的显示器、为平台各个模块供电的电源电路、用于控制平台工作的开关模块、串行接口、以太网接口、VGA 接口中的至少一个模块。在优选的实施例中，所述显示控制模块包括IXD控制器和GPIO控制器，所述显示器包括IXD显示器和LED显示模块。在优选的实施例中，所述外围接口电路还包括多个用于进行平台电压和电流检测的测试点。基于上述医疗电子芯片设计与验证平台进行医疗电子新产品开发，可以灵活快速地配置各类IP，进行IP复用，避免多个产品的相似功能部分的重复开发，缩短了产品开发周期，降低产品开发成本。ARM处理器核具有低功耗、体积小的优点，非常适用于医疗电子产品，特别是穿戴式、便携式医疗电子产品。
图1为一实施例的医疗电子芯片设计与验证系统的结构示意图；图2为一实施例的医疗电子芯片设计与验证平台的系统模块图；图3为图2中系统总线的详细结构图。
具体实施方式
以下结合附图和具体实施方式
对本实用新型医疗电子芯片设计与验证平台进行进一步说明。如图1所示，是一种医疗电子芯片设计与验证系统的结构框图。该医疗电子芯片设计与验证系统主要包括医疗电子芯片设计与验证平台100，计算机300和将医疗电子芯片设计与验证平台100和计算机300连接在一起的JTAG (Joint TestAction Group，联合测试工作组)调试仿真器200。如图2所示，医疗电子芯片设计与验证平台100主要包括分布在一块多层的印刷线路板上的JTAG接口电路、ARM处理器核、包括至少一个针对生理信号处理的IP核的 FPGA(Field-Programmable Gate Array，现场可编程门阵列)电路和外围接口电路。JTAG接口电路用于与JTAG调试仿真器200相连，从而平台100可与JTAG调试仿真器200相连，并通过JTAG调试仿真器200与计算机300相连。ARM处理器核与JTAG接口电路和FPGA电路相连。本实施例中，ARM处理器核选用低功耗ARM7TDMI处理器，非常适合对体积、功耗和性能要求比较严格的应用。ARM处理器核通过JTAG接口电路和JTAG调试仿真器200可从计算机300上下载IP核数据、软件程序等。同时通过JTAG调试仿真器200，也可以对医疗电子芯片设计与验证平台100进行调试， 包括C语言程序的断点调试，STEP调试等，以及对IP核的调试。FPGA电路与ARM处理器核和外围接口电路相连。该FPGA电路(芯片)可以是基于SRAM工艺，也可以是基于FLASH工艺，主要实现系统总线，系统组件，外设接口和针对生物医学信号处理应用的IP核。FPGA电路具有灵活可配置性，通过在FPGA电路上灵活定制所需的IP核可开发出针对不同医疗电子产品的专用芯片。而IP核可以自己开发，也可以购买商用成熟的IP核。本实施例中，FPGA电路主要包括系统总线以及通过该系统总线与ARM处理器核相连的Cathe缓存、电源管理模块、数模转换模块、看门狗电路、时钟模块、存储管理模块、中断管理模块、DMA控制器、由IXD控制器和GPIO控制器组成的显示控制模块、串行总线、以太网控制器、VGA模块，以及至少一个针对生理信号处理的IP核。本实施例中，针对生理信号处理的IP核包括针对生理信号处理的谱分析IP核(即图2中的可扩展FFT模块)、卷积模块、HR滤波模块和特征提取模块。其他实施例中，可根据要开发的产品选用可扩展FFT模块、卷积模块、^R滤波模块和特征提取模块中的一个或多个，也可再配置其他专用IP核。 其他实施例中，可根据需要删减或修改上述FPGA电路中除针对生理信号处理的IP核之外的其他模块，例如显示控制模块、以太网控制器等。系统总线采用了兼容AMBA总线的低功耗AHB总线(LPAHB总线)，可标准化连接各个模块。Cache缓存用于数据和指令快读交换。电源管理模块用于实现系统的低功耗电源管理。数模转换器用于实现模拟信号到数字信号转换。看门狗电路用于防止系统跑飞。时钟模块提供稳定的时钟信号给系统使用，并可提供时钟和日历，闹钟，周期性中断输出等功能。存储管理模块用于管理系统存储单元。管理系统存储单元主要包括外围接口电路中的 SRAM, SDRAM和FLASH。SRAM和SDRAM主要用于程序运行时保存临时数据和程序，而FLASH 用于保存非易失数据。中断管理单元用于系统中断管理。DMA控制器用于数据高速搬移。IXD控制器与外围接口电路中的IXD显示器相连。IXD屏幕用于图文显示各类信息，其可以采用触摸屏，以实现人机交互。GPIO控制器与外围接口电路中的LED显示模块相连接，主要用于信号指示作用。串行总线与外围接口电路中的串行接口相连。外围接口电路中的的串行接口可包括IO接口，SPI接口，RS485接口，RS232接口和USB接口中的至少一种。以太网控制器与外围接口电路中的以太网接口 RJ-45接口相连，用于实现网络连接。 VGA模块与外围接口电路中的VGA接口相连，以实现与各类监视器的连接。外围接口电路除包括上述提及的SRAM，SDRAM和FLASH存储器，IXD显示器，LED显示模块，IO接口，SPI接口，RS485接口，RS232接口和USB接口，RJ-45接口和VGA接口之外，还可包括晶振、电源模块、开关模块和测试点。晶振提供医疗电子芯片设计与验证平台 100所需的时钟基准源，其分别与FPGA电路和ARM处理器核相连。电源模块将通过电源适配器的电压转换为平台所需的1. 2V，1. 8V，2. 5V，3. 3V和5V，以为平台上的各个模块供电。 开关模块用于控制医疗电子芯片设计与验证平台100及其各个模块的启动和关闭。测试点为方便硬件平台测试电压，电流而预留。可以理解的，其他实施例中，可根据需要删减或修改外围接口电路的配置，例如存储器、显示器等。由于总线功耗占据系统功耗大部分，本实用新型专门针对系统总线功耗进行优化，对于数据总线，采用BI编码方式，对于地址总线，采用格雷编码。具体理由如下电路功耗由静态功耗和动态功耗组成，动态功耗又由开关功耗和交变功耗(短路功耗)组成，电路功耗可由公式(1)表示
权利要求1.一种医疗电子芯片设计与验证平台，其特征在于，包括JTAG接口电路，用于通过JTAG调试仿真器与计算机相连；ARM处理器核，与所述JTAG接口电路相连；FPGA电路，与所述ARM处理器核相连，该FPGA电路包括系统总线以及通过该系统总线与所述ARM处理器核相连的看门狗模块、时钟模块、存储管理模块和至少一个针对生理信号处理的IP核；以及包括存储器和晶振电路的外围接口电路；所述存储器与所述FPGA电路的存储管理模块相连，所述晶振电路与时钟模块和ARM处理器核相连。
2.根据权利要求1所述的医疗电子芯片设计与验证平台，其特征在于，所述JTAG接口电路、ARM处理器核和FPGA电路分布在一块多层的印刷线路板上。
3.根据权利要求2所述的医疗电子芯片设计与验证平台，其特征在于，所述系统总线为兼容AMBA总线的低功耗AHB总线。
4.根据权利要求3所述的医疗电子芯片设计与验证平台，其特征在于，所述系统总线中的地址总线采用格雷编码。
5.根据权利要求4所述的医疗电子芯片设计与验证平台，其特征在于，所述至少一个针对生理信号处理的IP核包括可扩展FFT模块、卷积模块，FIR滤波模块和特征提取模块中的至少一个。
6.根据权利要求5所述的医疗电子芯片设计与验证平台，其特征在于，所述存储器包括FLASH存储器、SRAM存储器和SDRAM存储器中的至少一种存储器。。
7.根据权利要求6所述的医疗电子芯片设计与验证平台，其特征在于，所述FPGA电路还包括通过所述系统总线与所述ARM处理器核相连的Cache缓存、中断管理模块、DMA控制器、电源管理模块、数模转换模块、显示控制模块、串行总线、以太网接口和VGA接口中的至少一个模块。
8.根据权利要求7所述的医疗电子芯片设计与验证平台，其特征在于，所述外围接口电路还包括与所述显示控制模块的显示器、为平台各个模块供电的电源电路、用于控制平台工作的开关模块、串行接口、以太网接口、VGA接口中的至少一个模块。
9.根据权利要求8所述的医疗电子芯片设计与验证平台，其特征在于，所述显示控制模块包括IXD控制器和GPIO控制器，所述显示器包括IXD显示器和LED显示模块。
10.根据权利要求9所述的医疗电子芯片设计与验证平台，其特征在于，所述外围接口电路还包括多个用于进行平台电压和电流检测的测试点。
专利摘要本实用新型涉及芯片开发平台，特别涉及一种医疗电子芯片设计与验证平台。该平台包括用于通过JTAG调试仿真器与计算机相连的JTAG接口电路，与JTAG接口电路相连的ARM处理器核，与ARM处理器核相连的FPGA电路，以及外围接口电路。该FPGA电路包括系统总线以及电源管理模块、数模转换模块、看门狗模块、时钟模块、存储管理模块、显示控制模块和至少一个针对生理信号处理的IP核。外围接口电路包括存储器、显示器、晶振电路、电源电路和开关。基于上述医疗电子芯片设计与验证平台进行医疗电子新产品开发，可以灵活快速地配置各类IP，进行IP复用，避免多个产品的相似功能部分的重复开发，缩短了产品开发周期，降低产品开发成本。
文档编号G06F17/50GK201955784SQ201120079568
公开日2011年8月31日 申请日期2011年3月23日 优先权日2011年3月23日
发明者王磊, 聂泽东 申请人:中国科学院深圳先进技术研究院