专利名称：一种I<sup>2</sup>C总线中继器的制作方法
技术领域：
本实用新型所述的技术方案涉及一种总线中继器，尤其是一种应用于不同频率的 I2C总线的中继器。
背景技术：
I2C(集成电路间互连总线)是由飞利浦公司于上世纪80年代早期开发的。它是一个简单的两线总线，包括一条数据线和一条时钟线。目前I2C已经成为重要的全球业界标准，被所有主要的IC厂商所认同和使用。I2C是低数据速率方式，用于短距离用途，它具有多种功能和仲裁特性，采用主控-伺服通讯方式。I2C总线与其它总线如UART、CAN、USB、 SPI相比，具有操作简单，得到应用的时间比较长等优点。一般，I2C的频率可以做到100kHz、400kHz和3. 4MHz。当需要在同一总线上同时使用100kHz、400kHz和3. 4MHz不同频率设备时，可以使用一个I2C总线中继器，将两种设备隔离在两侧，使它们分别按自己的频率工作，如飞利浦公司的PCA9515。目前市场上的I2C 总线中继器在工作时，设置在主设备和从设备之间，使I2C总线上的频率在经过I2C总线中继器后降低或升高到从设备所需的频率。它的缺点是，一个I2C总线中继器只能转发一个频率，当I2C总线上有多个不同频率的从设备时，就无法用一个I2C总线中继器完成多种频率转发；另外，此类I2C总线中继器使用时需要系统配置一个开关控制中继器的开启和闭合， 从而增加了系统的复杂性。
实用新型内容针对上述现有技术的不足，本实用新型拟提出一种可在不同传输频率的I2C总线间使用的I2C总线中继器，具有多种频率转发功能，且操作简单，无需额外开关控制。本实用新型所述的一种I2C总线中继器，包括一个总线从设备接口、一个或一个以上总线主设备接口、一个状态机和至少一个读写寄存器，其中，总线主设备接口、总线从设备接口和读写寄存器分别与状态机相连。总线从设备接口和总线主设备接口分别用于连接主设备和从设备，与主设备相连的I2C总线简称I2C主总线，与从设备相连的I2C总线简称I2C从总线。I2C从总线的工作频率可以低于、等于或高于I2C主总线的工作频率。上述I2C总线中继器的状态机根据主设备发出的指令，判断是否对需要进行频率转发的从设备进行读写访问，然后根据相应的指令由初始状态切换到写访问或读访问状态。在读写过程中，所述读写寄存器保存或更新1个或多个需要转发的从设备的器件地址、访问地址、读写数据和重读标志位等。 在对从设备进行读写访问前，所述主设备通过I2C主总线在读写寄存器中写入一个或多个需要转发的从设备器件地址。所述I2C总线中继器的读写方法，具体写访问步骤如下[0010]Si.主设备发出写访问命令，I2C总线中继器的状态机判断是否是对需要转发的从设备发出写访问命令，若不是，则保持空闲状态；S2.若是，在I2C总线中继器的读写寄存器中保存此次写访问的从设备的器件地址、访问地址和写入的数据，同时状态机通过总线从设备接口向主设备发送写成功的应答；S3. I2C总线中继器通过I2C从总线对保存在读写寄存器中的从设备的器件地址进行写访问，使用读写寄存器保存的访问地址为访问地址，使用读写寄存器保存的写入数据为写入的数据；S4.写访问结束，I2C总线中继器的状态机恢复到初始的空闲状态具体读访问步骤如下Si.主设备发出读访问命令，I2C总线中继器的状态机判断是否是对需要转发的从设备发出读访问命令，若不是，则保持空闲状态；S2.若是，当读写寄存器的重读标志位无效时，I2C总线中继器的状态机向主设备回传读不成功应答，令发起读访问的主设备发起第二次读访问；同时I2C总线中继器的总线主设备接口通过I2C从总线对保存在读写寄存器中的从设备的器件地址进行读访问，使用读写寄存器上一次保存的该从设备器件地址对应的访问地址为访问地址，将读访问得到的数据为读出数据并保存在读写寄存器中，I2C总线中继器将读访问的器件地址保存在读写寄存器中，并置重读标志位有效；S3.当读写寄存器的重读标志位有效时，I2C总线中继器的状态机向主设备发送读成功应答，并将保存在读写寄存器中的读出数据通过I2C主总线回传到主设备，同时清空重读标志位；S4.读访问结束，I2C总线中继器的状态机恢复到初始的空闲状态。在读写过程中，使用I2C传输标准，当主设备发出的读写访问命令的从设备器件地址不是需要转发的从设备的器件地址时，I2C总线中继器保持空闲操作。本实用新型所述的一种I2C总线中继器可以设置两个或两个以上的总线主设备接口，用于在不同工作频率的I2C总线间转发I2C协议。本实用新型所述的一种I2C总线中继器可以设置两个或两个以上的读写寄存器， 分别用于存储不同从设备的器件地址、访问地址、读写数据和重读标志位等。本实用新型的有益效果是，通过本实用新型所述的一种I2C总线中继器，使I2C总线上不同工作频率的从设备可以同时工作；此外，所述的一种I2C总线中继器，结构简单，操作简便，无需额外的控制器件对其进行控制，节省系统资源。说明书附图
图1是一种I2C总线中继器的结构原理图；图2是一种I2C总线中继器的读写方法流程图。
具体实施方式
如图1所示，I2C总线中继器主要包括一个总线从设备接口 3，两个总线主设备接口 4，一个状态机1和一个读写寄存器2。总线从设备接口 3、总线主设备接口 A 4-A、总线主设备接口 B 4-B和读写寄存器2分别与状态机1相连。主设备6和从设备a 5_a通过I2C主总线7与总线从设备接口 3相连；从设备b 5-b和从设备c 5-c通过I2C从总线A 8-A与总线主设备接口 A4-A连接；从设备d 5-d通过I2C从总线B 8-B与总线主设备接口 B 4-B 连接。
主设备6和从设备a 5-a使用相同的工作频率，主设备6与从设备b 5_b、从设备 c 5-c以及从设备d 5-d使用不同的工作频率。通过本实用新型所述的一种I2C总线中继器，同一 I2C总线上同时使用不同频率的从设备5时，均能正常工作。如图2所示，I2C总线中继器读写方法流程，具体步骤如下1) I2C总线中继器的状态机1接收到主设备6发出的读写访问命令；2)状态机1首先判断是否是对保存在读写寄存器2中的从设备b 5-b、从设备c 5-c或从设备d 5-d进行读写访问，如果不是，而是对从设备a 5-a进行读写访问，I2C总线中继器保持空闲状态，如果是，则判断是写访问还是读访问；3)若是写访问，在I2C总线中继器的读写寄存器2中保存此次写访问的从设备 5 (从设备b、从设备c或从设备d)的器件地址、访问地址和写入的数据，同时状态机1通过总线从设备接口 3向主设备6发送写成功的应答；4) I2C总线中继器通过I2C从总线8对上一步骤保存在读写寄存器2中的从设备 5(从设备b、从设备c或从设备d)进行写访问，使用读写寄存器2保存的访问地址为访问地址，使用读写寄存器2保存的写入数据为写入的数据；5)写访问结束，状态机1恢复到初始的空闲状态；6)若在步骤2)中状态机1判断为读访问，当读写寄存器2的重读标志位无效时， I2C总线中继器的状态机1向主设备6回传读不成功应答，令主设备6发起第二次读访问； 同时I2C总线中继器通过I2C从总线8上对保存在读写寄存器2中的从设备5 (从设备b、 从设备c或从设备d)进行读访问，使用读写寄存器2上一次保存的该从设备器件地址对应的访问地址为访问地址，将读访问得到的数据做为读出数据并保存在读写寄存器2中，并置重读标志位有效；7)当读写寄存器2的重读标志位有效时，状态机1通过总线从设备接口 3向主设备6发送读成功的应答，并将保存在读写寄存器2中的读出数据通过I2C主总线7回传到主设备6，同时清空重读标志位；8)结束读访问，状态机1恢复到初始的空闲状态。除上述实施例外，本实用新型还可以有其他实施方式，凡采用等同替换或等效变换形成的技术方案，均落在本实用新型要求的保护范围。
权利要求1. 一种I2C总线中继器，其特征在于，包括一个状态机(1)、一个或一个以上读写寄存器(2)、一个总线从设备接口(3)以及一个或一个以上总线主设备接口(4)，所述读写寄存器(2)、总线从设备接口(3)和总线主设备接口(4)分别与状态机(1)相连接，总线从设备接口(3)与主设备(6)通过I2C主总线(7)相连，总线主设备接口(4)与从设备(5)通过 I2C从总线⑶连接。
专利摘要本实用新型提出一种可在不同传输频率的I2C总线间使用的I2C总线中继器，具有多种频率转发功能，且操作简单，无需额外开关控制。所述的I2C总线中继器，包括一个总线从设备接口、一个或一个以上总线主设备接口、一个状态机和至少一个读写寄存器，其中，总线主设备接口、总线从设备接口和读写寄存器分别与状态机相连。
文档编号G06F13/40GK202102429SQ20112019103
公开日2012年1月4日 申请日期2011年6月8日 优先权日2011年6月8日
发明者唐路, 梁俊, 郑臻, 鲁金虎 申请人:杭州国芯科技股份有限公司